Public Marco Pieters ASML投资者日荷兰Veldhoven 2024年11月14日执行副总裁兼业务线应用负责人闲聊2024整体光刻解决方案和商业机会附件 99.6
Public Holistic Lithography Opportunity & Growth Drivers • Holistic Lithography focuses on improving accuracy and patterning yield for our customers。•精度：通过计算光刻（物理模型和人工智能）、计量和检查以及扫描仪优化，推动叠加和边缘放置误差（EPE）的改进。•图案化良率：推动2D和3D结构的具有成本效益的计量和检测解决方案，从而能够实现早期良率爬坡和整体光刻控制•多电子束检测取得重大进展，HVM也有机会，首先应用将是电压对比检测•随后是更小的2D特征和需要埋藏缺陷检测的3D结构•使前端3D集成（晶圆键合）与计量和控制解决方案能够满足客户叠加要求。•整体光刻业务预计2025-2030年以强劲的毛利率以超过15%的复合年增长率增长。具有先进控制能力EUV DUV的计算光刻和计量计量检测光刻扫描仪
Public • patterning过程控制•光学计量• E光束计量• E光束检测•基于AI的模型•覆盖•局部CDU •边缘放置误差（EPE）整体光刻技术使我们的客户能够每天最大限度地获得好的晶圆我们的产品组合侧重于patterning良率和精度分辨率生产力××ו先进的ArFi • EUV 0.33 NA • EUV 0.55 NA •系统吞吐量•整体设备效率运营成本环境成本系统成本寿命/+ 1吨CO2 = 200欧元+ = patterning良率精度第3页2024年11月14日
EPE：Edge Placement Error来源：1Luc van den Hove，IMEC，ITF 2024年5月21日05 101530202521181614284,33，53,5公开数据客户预测2020202320252027202920312033203517143,82223 E P E [ n m ]，N o d e，m e ta l p it c h，L in e a r s c a le大批量生产年份7203920371235321,41，00,70，20,50，3 sub-0.2逻辑金属间距[ nm ]边缘放置误差[ nm ]不确定性5,54，55,8节点名称1 [ nm ] 40估计公开页4050200100150 b a c k-s id e m e ta l p it c h e s ti m a te [ n m ] range背面金属间距16565115454240344028905,2逻辑路线图继续驱动收缩，要求改进边缘放置错误，收紧背面金属沥青和后粘合覆盖2024年11月14日
公共发展中的行业路线图推动应用产品的增长机会图案化产量精度驱动因素趋势计算光刻Litho & ETC模型精度、计算成本物理模型→ +深度学习矩形→ FreeForm掩码图案CPU →混合/GPU计算扫描仪和过程控制软件过渡到EPE、间距缩小、晶圆键合叠加解决方案叠加、CD → EPE HVM：DUV → DUV + EUV → HNA EUV Low →高阶扫描仪修正11月14日，2024高分辨率检测分辨率&通量电气和埋藏缺陷单光束/光学→多光束（含电压对比）光学和电子束计量精度、精度、局部随机效应光学叠加：•目标→设备•更多采样电子束：•小→大场•海量计量
公共发展中的行业路线图推动应用产品的增长机会第6页202320262030年扫描仪和过程控制软件计算光刻光学和电子束计量高分辨率检测（光学和电子束）5.4 b欧元7.6 b欧元11 b欧元总可寻址市场EUV DUV计量和检测2024年11月14日计算光刻和计量
公共光刻是补偿工艺指纹的强大工具校正能力提高~5个数量级曝光阶段100%晶圆被测量100%晶圆被处理逐场计量阶段偶数指奇数指灰滤波器X Y Z光学中心线剂量机械手柔性照明器刻线阶段1975198019851995199520002005201020152020202510001001010.1 o v e rl a y [ n m ]第7页1,0001001010，000 # u s e r s e le c ta b le l it h o c orr e c ti n o s p e r lo t 100,000增加单场校正能力，晶圆、批次扫描仪和过程控制软件扫描仪和过程控制软件2024年11月14日
公共整体方法改进叠加~3个数量级校正能力提高~5个数量级和叠加改进~3个数量级曝光阶段100%的晶圆被测量100%的晶圆被逐场处理计量阶段偶指奇数指灰滤波器X Y Z光学中心线剂量机械手柔性照明器反射镜阶段1975198019851995199520002005201020152020202510001001010.1可用于控制的参数的叠加实现光刻O V e rl a y [ n m ] Page 8 #与整体光刻实现的整体光刻叠加的重要性日益增加1,0001001011，000100,000扫描仪和过程控制软件2024年11月14日# u s e r s e le c ta b le l it h o c o rr e c ti n o s p e r lo t
公用# u s e r s e le c ta b le l it h o c o rr e c ti n o s p e r lo t整体方法改进叠加~3个数量级并且扩展到EPE给了另一个提高良率的机会1975198019851990199520002005201020152020202510001001010.1 Overlay achieved光刻O V e rl a y [ n m ] Page 9 #可用于整体光刻控制的参数越来越重要使用整体光刻实现的整体光刻叠加1,0001001011，000100,000与良率EPE的相关性OVL CD扫描仪和过程控制软件扫描仪和过程控制软件2024年11月14日
公共DUV EUV插入高-NA EUV插入第10页20102012201420202022202420262028203010000120162018100101000计量#模型中的参数#计量仪表物理模型+计量+ AI物理模型精度成本AI计算光刻计算光刻：由于机器学习和大规模计量A.U的引入，光学接近校正精度迅速提高。2024年11月14日
Public Optimizing Patterning Yield by Combining Metrology Data and Translating This to Scanner Actions Page 11 Patterning（Layer N + 1）Overlay Metrology e-Beam Metrology e-Beam Metrology Patterning（Layer N）Global CD Layer N Layer N and Layer N + 1 Overlay Layer N + 1 Global CD local CDU & placementline edge roughness = ++++ dose and grid actions to minimize EPE low/medium density e-beam low/medium density e-beam high density e-beam Optical or e-beam edge placement erSKHynix Inc. S U：H ASML，S I，“TH P H Z P Z RAM N S”2024年11月14日
需要公共大规模覆盖计量来驱动那些扫描仪校正YieldStar平台使采样增加80%而成本效益每4年提高30~45%第12页100% 90% 80% 70% 60% 50% 40% 30% 30% 20% 0% 14000130001200011000100009000800070006000500040003000200010000201020142018202220262030 M e tr o lo g y c o s t p e r p o in t p o in t p o in t p o in t m e a s u re d p e r lo t 40% 20% 40% 45% 800140024005200700014000更严格的分辨率驱动的机会以及单晶片> 2000点的晶圆键合要求。光学和电子束计量30% 2024年11月14日
Public YieldStar安装基数在H1‘24达到> 1000个系统Page 13光学和电子束计量2010201520202024120010008006004002000 N u m b e r o f s h ip m e n ts [ c u m u la ti v e ]’23‘22’21‘19’18‘17’16‘14’13‘12’11‘09’08 2024年11月14日
Public patterning yield：e-beam对物理、埋藏缺陷和电压对比度的机会电压对比度正在推动在大批量制造中插入e-beam检测page 141601040208642缺陷尺寸[ nm ]埋藏和电缺陷对埋藏缺陷的超高分辨率物理检测（高着陆能量）VC检测和透视（仅e-beam）*来源：Tuyen Tran，NanoElectronics的计量与诊断技术，2016年第1版，ISBN-10：9814745081 < 10nm缺陷超高分辨率物理检查表面缺陷（低着陆能量）物理检查（仅e-beam）> 10nm缺陷中分辨率物理检查用于在线监测物理检查（主要是光学）用于在线监测的高分辨率物理检查在光学检查方面取得了进展，但新的节点开发需要更高的分辨率来捕获远低于10nm的缺陷更复杂的3D结构推动了对电压对比检查的需求，从NAND开始，现在转向DRAM和Logic“…h s w被任何光学检查工具检测到，SS SP”*电压对比检验产品上监测2024年11月14日
NAND HVM采用的公共电压对比检测，扩展到Logic和DRAM电子束检测发现良率限制缺陷的独特能力第15页100% 0% 05 101520253530 EPE [ nm ]电子束电压对比测量证实认为EPE是产量M e a s u re d b it y ie ld b y v o lt a g e c o n tr a s t VC检查的代理：检测层间缺陷导致电开和短路大量用于3D NAND扩大在DRAM和逻辑电压对比检测安装系统中的使用（2019-2023）10% 90% 2024年11月14日
公共多波束eScan 1100，更大的晶圆覆盖和更好的COO，通过> 10倍吞吐量> 10个eScan1100系统在> 5个客户处启用，用于HVM中电压对比度的评估和资格•在客户评估中展示了价值：更大的晶圆覆盖能够捕获晶圆缺陷指纹以进行内联监测，与逻辑上的单波束相比，通过更快的吞吐量和更低的拥有成本实现了> 10倍的更高吞吐量和DRAM层有限芯片采样无法捕捉晶圆缺陷特征100%芯片采样捕获清晰的晶圆缺陷指纹单束eScan1100（多束）0.1-0.2 %覆盖率1-2 %覆盖率100101 A B C D E F G H I J K L M N O T H ro u g h p u t ra ti o e s c a n 1100 vs in g le b e a m DRAMLOGIC eScan1100 TPut升级Q1’25（每条都是一层）第16页2024年11月14日
公开客户数据显示，eScan1100以更高的通量捕获清晰的缺陷特征，晶圆覆盖范围扩大7~8倍，周期时间缩短~60%*基于全晶圆面积尺寸为707cm ²第17页单光束检测eScan1100晶圆覆盖率：0.2%晶圆覆盖率：1.5%*检查时间：100%检查时间：~40%漏签明确缺陷签字2024年11月14日
Public Multiboam可在电压对比中实现更高的吞吐量和更大的晶圆覆盖和体检用于HVM中的内联缺陷监测Page18 2019202020212023202420252026202720282029100100010 1N o rm a li z e d t h ro u g h p u t（l o g ic a n d d r a m）每小时100%晶圆面积（VC检测）eScan 430 Escan 600 eScan 460 eP5 XLE eScan 4x0 Next eP7丨XLE丨HVM采用（实物检测）20222030 eScan 1100第1代2代3 eScan 2200 NEXT HVM：大批量制造| VC：电压对比HVM采用（VC检测）11月14, 2024
公共下一步多波束：从25到> 2700光束技术演示正在进行，致力于2025年客户早期访问通过焦点测量> 2700光束在闪烁屏上的焦平面验证所有> 2700光束在闪烁屏上的都是功能检测器功能和分辨率验证样图第19页2024年11月14日
公共我们预计前端3D集成将补充2D在驱动密度上的收缩前端3D集成挑战将引发新的litho机会面向所有半导体产品第20页Stack LOGIC W-W混合W-W Fusion W-W | D-W Fusion Overlay 3D NAND BSPN CFET HVM2026 > 2032 Array CMOS Logic Bare-Si Logic Bonding 5nm → 2nm50nm → 25nm 2.5nm → 1.6nm Litho KrF NXE/EXE TERM/EXE Array W-W/D-W hybrid array CMOS 50nm → 25nm KrF NAND DRAM W-W hybrid W-W/D-W hybrid 3D ARRAY4F2 2D array > 2027 > 2032 > 2032 Array CMOS Array CMOS Array > 4.5nm6nm → 3nm 6nm → 3nm ArFiArFi ArFi >
Public Holistic Lithography将在叠加Page 21所需的前后键合关键工艺点实现3D集成计量和扫描仪控制< 5 nm叠加误差两种晶圆都有单独的图案化和工艺，但在键合前需要在它们之间匹配叠加Pre-bonding ARRAY CMOS Bonder在晶圆上产生大规模变形CMOS扫描仪校正和控制2 ARRAY扫描仪和离线Metrology1执行器键合2024年11月14日
Public Holistic Lithography将在叠加所需的前后键合关键工艺点实现3D集成计量和扫描仪控制page 22执行器整体使键合后的叠加恢复到客户要求Post-bonding > 2000测量值/晶圆< 5 nm叠加误差3键合器在晶圆上产生大规模变形键合> 5000测量值/晶圆> 50nm叠加误差标准键合配方，优化后键合网格共同优化的键合配方，优化贴合后光刻片变形光刻片校正后直接贴合叠加误差光刻片校正后直接贴合叠加误差光刻片校正后直接贴合叠加误差晶圆变形需要对每一片晶圆进行大规模计量，以对指纹中的大（局部）品种进行分类，Richard van Haren，at all，ASML，EVG，Leti：，“直接片对片键合引入的局部晶圆变形的表征和缓解”，SPIE Advanced Lithography + Patterning，2024 November 14,2024
Public Holistic Lithography将在叠加所需的前后粘合关键工艺点实现3D集成计量和扫描仪控制page 23预粘合CMOS扫描仪校正和控制ARRAY扫描仪和离线计量21执行器后粘合Bonding ARRAY CMOS大规模计量执行器大晶圆变形3计量光刻扫描仪整体光刻过程控制点执行器321 > 5000测量/晶圆50~100nm叠加误差> 2000测量/晶圆< 5 nm叠加误差< 5 nm叠加误差整体光刻带来规范内的叠加误差2024年11月14日
Public Holistic Lithography Opportunity & Growth Drivers • Holistic Lithography focuses on improving accuracy and patterning yield for our customers。•精度：通过计算光刻（物理模型和人工智能）、计量和检查以及扫描仪优化，推动叠加和边缘放置误差（EPE）的改进。•图案化良率：推动2D和3D结构的具有成本效益的计量和检测解决方案，从而能够实现早期良率爬坡和整体光刻控制•多电子束检测取得重大进展，HVM也有机会，首先应用将是电压对比检测•随后是更小的2D特征和需要埋藏缺陷检测的3D结构•使前端3D集成（晶圆键合）与计量和控制解决方案能够满足客户叠加要求。•整体光刻业务预计2025-2030年以强劲的毛利率以超过15%的复合年增长率增长。具有先进控制能力EUV DUV的计算光刻和计量计量检测光刻扫描仪
公开前瞻性陈述本文件和相关讨论包含1995年美国《私人证券诉讼改革法案》含义内的前瞻性陈述，包括关于我们的战略、计划和预期趋势的陈述，包括终端市场和技术行业的趋势和商业环境趋势，包括人工智能的出现及其对半导体行业的潜在机会和期望，包括pu p w，s RAM，s w h sp M的w xp s w h和2030年的期望，全球市场趋势和技术，产品和客户路线图、长期前景和预期光刻和半导体行业增长和趋势以及到2030年及以后的半导体销售和半导体市场机会的预期增长、晶圆需求和产能的预期增长以及额外的晶圆产能要求、我们客户的预期投资，包括对我们的技术和晶圆产能的投资、增加产能的计划、光刻支出的预期增长、增长机会，包括服务和升级的增长机会以及已安装基地管理销售的增长机会，整体光刻业务和XP SS B K App的预期增长和毛利率以及该等预期、模拟或潜在金额背后的假设和驱动因素，包括2030年的年度收入和毛利率机会和发展潜力，展望和预期、模拟或潜在的财务业绩，包括收入机会、毛利率、研发成本、SG & A成本、资本支出、现金转换周期和2030年的年化有效税率，以及这些预期、模拟或潜在金额背后的假设和驱动因素，以及我们业务和财务模型背后的其他假设、半导体终端市场的预期趋势、前景和增长以及长期增长机会、需求和需求驱动因素、我们产品的预期机会和增长驱动因素以及技术创新，包括DUV EUV、High NA、Hyper NA、Applications和其他影响生产力和成本的产品、晶体管尺寸、逻辑和DRAM收缩、代工竞争、有关股息和股票回购的声明以及我们的资本回报政策，包括期望通过不断增加的股息和回购向股东返还大量现金，以及与能源生产和消费趋势相关的报表，以及推动实现能效、减排和温室气体中和目标和目标日期，以实现温室气体中和、运营零浪费和其他ESG目标和雄心，并计划在ESG中保持领先地位，增加全球范围内的技术主权以及对半导体销售的预期影响，包括世界各国的具体目标、增加代工业务的竞争、2024年的估计和其他非历史报表。你一般可以通过使用“可能”、“将”、“可以”、“应该”、“计划”、“相信”、“预期”、“计划”、“s”、“s”、“p”、“pp u”、“s”、“u”、“u”、“u”、“u”、“u”、“p ss”、“goal”等词语以及这些词语或类似词语的变体来识别这些陈述。这些陈述不是历史事实，而是基于当前对我们的业务以及我们未来和潜在财务业绩的预期、估计、假设、模型、机会和预测，读者不应过分依赖它们。前瞻性陈述并不能保证未来的业绩，并且涉及大量已知和未知的重大风险和不确定性。这些风险和不确定性包括但不限于客户需求、半导体设备行业产能、全球对半导体和半导体制造产能的需求、光刻工具利用率和半导体库存水平、半导体行业和终端市场的总体趋势和消费者信心、总体经济状况的影响，包括当前宏观经济环境对半导体行业的影响、围绕市场复苏的不确定性，包括复苏的时间、通货膨胀、利率、战争和地缘政治发展的影响、流行病的影响、我们系统的性能，技术进步的成功和新产品开发的速度以及客户对新产品的接受和需求，我们的生产能力和调整能力以满足需求，供应链能力，零部件、原材料、关键制造设备和合格员工的及时可用性，我们生产系统以满足需求的能力，订购、发货和在收入中确认的系统的数量和时间，与净预订量波动相关的风险以及我们将预订量转化为销售额的能力， 订单被取消或推出的风险以及对已订购的SOS U XP S、SKS H、P U US PS M’s W的发货限制，与贸易环境、进出口和国家安全法规和订单相关的风险及其对我们的影响，包括出口法规变化的影响以及此类法规对我们获得必要许可证以及向某些客户销售我们的系统和提供服务的能力的影响、汇率波动、税率变化、可用流动性和自由现金流以及流动性要求，我们为股息支付和股份回购的债务、可用现金和可分配储备以及其他影响因素进行再融资的能力、我们根据股份回购计划回购的股份数量、我们执行专利和保护知识产权的能力以及知识产权纠纷和诉讼的结果、我们的ab SG的x u u u SG s、h s h p ASML的Bus ss财务业绩包括实际结果可能与我们预计的2030 h u u p s的模型、潜力和机会存在重大差异的风险，H SKS H SKS U ASML截至2023年12月31日止年度的20-F表格的U报告，以及向美国证券交易委员会提交和提交的其他文件。这些前瞻性陈述仅在本文件发布之日作出。除法律要求外，我们不承担在本报告发布之日后更新任何前瞻性陈述或使此类陈述符合实际结果或经修订的预期的义务。本文件和相关讨论包含有关我们在实现某些能效和温室气体减排目标方面的方法和临时进展的声明，包括我们实现h us s u的雄心。R的“h us s u”的ss s，即ASML的h s GHG减排目标，将根据公认的质量标准验证的相同数量的碳信用额公吨作为补偿。第25页2024年11月14日
大众谢谢你