一、报告期内公司所属行业及主营业务情况说明
　　（一）所处行业情况
　　1.行业的发展阶段、基本特点、主要技术门槛
　　我们是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，云计算、AI计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。
　　我们的内存接口及模组配套芯片、PCIe Retimer芯片、MXC芯片、CKD芯片等属于高速互连芯片领域。高速互连芯片是支撑数... 查看全部▼

　　一、报告期内公司所属行业及主营业务情况说明
　　（一）所处行业情况
　　1.行业的发展阶段、基本特点、主要技术门槛
　　我们是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，云计算、AI计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。
　　我们的内存接口及模组配套芯片、PCIe Retimer芯片、MXC芯片、CKD芯片等属于高速互连芯片领域。高速互连芯片是支撑数据中心、服务器及计算机实现高速数据交互的必备芯片，主要解决智能算力系统持续升级背景下各类数据传输的瓶颈。高速互连芯片适配多种标准化通信协议，通过信号处理、架构优化等方式，保障数据在各系统间高效、可靠传输。
　　按技术类别区分，高速互连芯片主要分为三大类：内存互连芯片、PCIe/CXL互连芯片和以太网及光互连芯片等。其中，内存互连芯片包括内存接口及模组配套芯片，主要用于提升内存数据访问的速度及可靠性；PCIe/CXL互连芯片包括PCIe Retimer、PCIe Switch、CXL MXC、CXL Switch等芯片，主要用于数据中心和服务器单机多卡连接、内存池化、内存扩展等；以太网及光互连芯片包括Ethernet Retimer/Switch、oDSP、NIC、硅光芯片等，主要用于数据中心集群组网等长距离、高带宽的互连方案。
　　（1）全球服务器及PC市场行业情况
　　高速互连芯片以服务器领域为主要应用场景，在PC领域亦有部份应用。
　　AI服务器对高速互连的需求与日俱增，成为驱动高速互连芯片市场扩容的关键动力。根据弗若斯特沙利文的相关数据，全球AI服务器出货量预计将从2025年的250万台增长至2030年的650万台，年均复合增长率为21.2%。AI服务器需求的增长主要由大模型训练、推理等需求驱动，多芯片集群架构需高带宽、低延时互连支撑海量数据交互，直接拉动PCIe/CXL互连芯片、以太网及光互连芯片的需求，同时推动对更大容量及更高带宽系统主内存的需求。随着AI服务器向“多卡互连+高速协议”架构升级，支持PCIe6.0、CXL3.0等新一代标准的高速互连芯片需求将持续攀升。通用服务器市场需求较为平稳，但同时也需要高速互连芯片来提升数据访问稳定性，其增速虽不及AI服务器，仍是相关市场的重要支撑。
　　此外，弗若斯特沙利文预计全球PC出货量总体呈平稳增长趋势，预计出货量将从2025年的2.63亿台增长至2030年的2.98亿台，年均复合增长率2.5%。
　　（2）内存模组行业情况
　　内存模组是计算机架构的核心组成部分之一，主要作为CPU与硬盘的数据中转站，用于临时存储数据，其存储和读取速度远高于硬盘。根据应用领域不同，内存模组可分为以下几类：①服务器内存模组，目前主要包括RDIMM和LRDIMM等类型，随着服务器数据存储和处理负载的不断增加，对服务器内存模组的稳定性、纠错能力以及低功耗的要求也日益提高；②普通台式机、笔记本内存模组，主要类型为UDIMM、SODIMM等。全球DRAM市场中，90%左右的市场份额由三星电子、海力士及美光科技占据，这三家公司也是公司内存接口芯片及内存模组配套芯片的主要下游客户。
　　内存模组的发展遵循清晰的技术升级路径，相关标准由JEDEC组织定义，涵盖内存模组的组成构件、性能指标和具体参数等。近年来，服务器内存模组行业正经历从DDR4世代向DDR5世代的切换，目前DDR5第一子代至第四子代内存产品已实现量产，JEDEC已完成DDR5第五、第六子代标准制定。为满足传输速率提升及新的产业需求。
　　相关数据仅作为行业背景参考，既不代表公司的业务预测，也不构成对业绩达成或投资回报的任何明示或暗示保证，请投资者注意识别相关风险并理性决策。
　　续定义了多种新型内存模组架构，例如用于服务器的MRDIMM，以及用于台式机/笔记本电脑的CUDIMM、CSODIMM、CAMM、LPCAMM等。目前，JEDEC正在开展对DDR6相关标准的讨论。
　　内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分。随着支持更高速率DDR5的CPU的持续迭代，DDR5内存模组的渗透率将提升，同时其子代的更新迭代也将持续推进。
　　根据弗若斯特沙利文的数据，2030年服务器内存模组出货量预计将攀升至3.07亿根，2025年至2030年间的年均复合增长率约为10.8%，呈现良好增长态势。从产品结构上看，目前DDR5已成为行业主流。DDR6内存模组有望在2029年前后实现商业化应用，为市场注入新的增长动力。驱动服务器内存模组需求量增长的核心因素，在于全球服务器出货量的增长，以及单台服务器内存模组配置数量的增加。
　　（3）内存互连芯片行业情况
　　内存互连芯片包括内存接口芯片、内存模组配套芯片等。内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。
　　从2016年开始，DDR4技术进入成熟期并成为内存市场的主流技术。为了实现更高的传输速率和支持更大的内存容量，JEDEC进一步完善了DDR4内存接口芯片的技术规格，增加了多种功能以支持更高速率和更大容量的内存。在DDR4世代一共有四个子代产品，每一子代内存接口芯片的最高传输速率不断提升，其中最后一个子代产品支持的最高传输速率达到3200MT/s。随着DDR5内存技术的成熟和商用，DDR5已经取代DDR4成为市场主流产品。相比DDR4最后一个子代产品，DDR5内存接口芯片采用了更低的工作电压（1.1V），并在传输效率和可靠性上进一步提升。根据JEDEC公布的信息，DDR5内存接口芯片已经规划了六个子代，支持速率分别是4800MT/s、5600MT/s、6400MT/s、7200MT/s、8000MT/s、9200MT/s。通过持续的技术创新，以实现更高的传输速率和支持更大的内存容量，将是内存接口芯片行业未来发展的趋势和动力。
　　在DDR5世代，根据JEDEC定义，服务器内存模组除了需要内存接口芯片之外，还需要配置三种配套芯片：一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机和笔记本电脑的内存模组（UDIMM、SODIMM）则需要配置两种配套芯片：一颗SPD芯片和一颗PMIC芯片。
　　随着技术的发展，内存互连领域衍生出新的接口芯片种类，包括用于服务器新型高带宽内存模组MRDIMM的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片：在服务器端，随着人工智能和大数据分析等应用快速发展，处理器内核数量日益增多，对内存带宽的需求急剧增长，JEDEC制定了新型高带宽内存模组多路复用双列直插内存模组MRDIMM（Multiplexed Rank DIMM）的相关技术标准。根据JEDEC公布的信息，DDR5MRDIMM通过创新设计提高了数据传输速率和整体系统性能。多路复用允许将多个数据信号组合并通过单个通道传输，从而在不增加额外物理连接的情况下提升带宽，实现无缝带宽升级，使数据速率超过同期的DDR5RDIMM。其特性包括：①平台与RDIMM兼容，提供灵活的用户带宽配置；②采用标准的DDR5DIMM组件(包括DRAM、外形尺寸、引脚分布、SPD、PMIC和TS)，便于推广；③利用RCD/DB逻辑处理能力实现高效的I/O扩展；④借
　　助现有的LRDIMM生态系统进行设计和测试。MRDIMM未来将持续迭代升级，第一子代MRDIMM支持8800MT/s速率，第二子代MRDIMM支持12800MT/s速率，正在定义的第三子代MRDIMM支持的速率预计实现16000MT/s。MRDIMM需要搭配1颗MRCD和10颗MDB芯片，其设计复杂度和速率要求高于普通的RCD和DB芯片。
　　在PC端，随着DDR5传输速率持续提升，到DDR5中期，原本无需信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要配备一颗CKD芯片，对内存模组的时钟信号进行缓冲和重新驱动，从而提高时钟信号的完整性和可靠性。JEDEC已制定了CUDIMM和CSODIMM内存模组相关标准，包括CKD芯片标准，将应用于支持6400MT/s及以上内存速率的台式机和笔记本电脑。
　　根据弗若斯特沙利文的数据，内存互连芯片市场规模预计将从2025年的15.79亿美元增长至2030年的50.05亿美元，期间年均复合增长率高达25.9%。中国占全球市场的份额，预计到2030年将占约30%。
　　当前，随着AI推理及Agent应用的快速发展，AI工作负载正在从训练端大规模向推理端及智能体迁移，这一转变对系统的逻辑判断、任务调度与实时交互能力提出了更高的要求，使得CPU的通用计算架构价值凸显，在AI系统中的重要性正在加强。行业预期AI服务器中CPU与GPU的配置比例将持续提升，CPU需求增加将推动内存模组用量增加。此外，服务器CPU支持的内存通道数也在持续演进，当前主流服务器CPU支持8个或12个内存通道，新一代CPU支持的内存通道数或将增加至16个，内存通道数增加意味着每个CPU最多可搭配的内存模组数量将相应增加。由于内存互连芯片数量与内存模组用量呈正相关，因此，以上产业趋势将有望推动内存互连芯片市场进一步扩容。
　　此外，JEDEC组织正持续对DDR6内存互连技术以及产品标准进行讨论，主流趋势是：DDR6内存模组将配置数量更多、设计更复杂的内存互连芯片。
　　（4）PCIe互连行业情况
　　PCIe协议是一种高速串行计算机扩展总线标准，自2003年诞生以来，其互连技术在近几年发展迅猛，传输速率基本每3-4年翻倍增长，并保持良好的向后兼容特性。从PCIe4.0到PCIe5.0，传输速率已从16GT/s提升至32GT/s；到PCIe6.0和PCIe7.0，传输速率将进一步提升至64GT/s和128GT/s。凭借强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商深度合作，PCIe已成为主流互连接口，全面覆盖了PC机、服务器、存储系统等各种计算平台，广泛服务于云计算、企业级计算、人工智能和物联网等应用场景。
　　2026年5月，PCI-SIG发布了PCIe8.0规格的0.5草案版本。根据0.5版草案规范，PCIe8.0将提升至256GT/s传输速率、采用PAM4信号技术、搭配前向错误修正（FEC）、使用Flit Mode编码、导入提升频宽效率的协定优化、保持向下兼容性，并采用目前正在评价中的新型连接器技术。PCIe8.0将x16链路的传输速度提升至1TB/s，这对于未来的加速器、网卡、固态硬盘以及与CXL相关的平台设计来说，意味着巨大的I/O带宽。
　　PCIe Retimer芯片
　　PCIe Retimer芯片是在PCIe协议升级迭代背景下应运而生的，它主要解决数据中心和服务器在通过PCIe协议进行高速、远距离传输时，面临的信号时序不齐、损耗大、完整性差等问题。
　　随着应用的快速发展，PCIe协议持续迭代更新，传输速率不断翻倍，但服务器的物理尺寸受限于工业标准，变化不大。这导致整个链路的插损预算从PCIe3.0时代的22dB增加到PCIe4.0时代的28dB，并进一步增长到PCIe5.0时代的36dB。业界亟待解决PCIe信号链路的插损问题，以提高信号传输距离。
　　一种解决方案是选用低损PCB，但其成本高昂且难以有效覆盖多连接器应用场景；另一种解决方案是引入链路扩展器件，如PCIe Retimer芯片，通过采用模拟信号和数字信号调理技术及重定时技术，Retimer芯片能够补偿信道损耗并消除抖动影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。相较于其他技术解决方案，Retimer芯片在性能、标准化和生态系统支持等方面具有明显优势，可用于CPU与高速外设（如GPU、AI芯片、SSD卡及网卡等）的互连，适应多连接器应用场景，未来还可以根据系统配置灵活切换至PCIe或CXL模式，更受用户青睐。
　　因此，随着传输速率从PCIe4.0的16GT/s翻倍至PCIe5.0的32GT/s，Retimer芯片的技术优势愈发显著。根据行业发展趋势，到PCIe5.0时代，PCIe Retimer芯片已成为行业主流解决方案。近两年，随着AI服务器需求快速增长，PCIe Retimer芯片已成为AI服务器中的关键部件，其市场规模也随之迅速扩大。
　　PCIe Switch芯片
　　PCIe Switch芯片是一种用于扩展和连接多个PCIe设备的关键组件，可以将有限的PCIe通道分配给更多设备，同时优化带宽分配。
　　PCIe Switch芯片是用于实现高速、低延迟的设备互连的关键组件，其主要功能为：a.扩展接口：可增加PCI Express接口数量，让更多设备通过PCIe总线高速通信。如服务器中，当CPU的PCIe通道不足时，PCIe Switch芯片可连接多个设备，例如SSD、网卡、GPU等；b.数据转发：在点到点（P2P）工作模式下，为连接的多个设备进行数据转发，将多个PCIe通道连接到芯片上，实现设备高速连接；c.实现分区功能：相当于以太网Switch里的虚拟局域网（Vlan），可将多台机器连接到同一片PCIe Switch，并进行分区配置，把某些端点设备分配给特定服务器，实现统一管理和灵活分配，避免多个操作系统枚举同一堆PCIe总线内的角色时出现访问地址冲突；d.支持NTB（Non-Transparent Bridge）技术：通过地址翻译实现不同分区或系统中的设备通信。例如传统存储系统中的多个控制器，可利用NTB技术通过PCIe链路直接通信，实现数据和控制信息的同步。
　　PCIe Switch芯片可以突破主机有限PCIe接口的制约，实现更多设备的高密度PCIe互连，显著提升系统扩展性和资源利用率，在数据中心、云计算、存储系统、网络设备中有广泛的应用，尤其适用于对带宽和延迟敏感的场景。比如在数据中心和云计算中，PCIe Switch芯片可以连接多块GPU/AI加速卡进行并行计算，也可以构建GPU/AI加速卡集群进行超大规模计算；在存储系统中，PCIe Switch芯片可以连接大量NVMe SSD，构建高速存储池；在网络设备中，PCIe Switch芯片可以连接多块100G/400G网卡，管理高速端口的数据转发。
　　AI服务器的快速增长显著拉动了PCIe Retimer芯片和PCIe Switch芯片的需求。以配置8块GPU的典型AI服务器为例，通常需配备2至4个PCIe Switch实现拓扑扩展，同时需要8至16个Retimer，以延长CPU与外设间的有效传输距离。目前，根据部分国内8卡GPU服务器的方案，需要24个Retimer芯片。因此，PCIe互连芯片已成为AI服务器中不可或缺的核心器件，其需求量与AI服务器出货量呈正相关。
　　根据弗若斯特沙利文的数据，PCIe互连芯片市场规模将持续高速增长，预计2030年市场规模将达到77.61亿美元，2025至2030年间的年复合增长率高达20.1%。中国占全球市场的份额，预计到2030年将占30%以上。
　　（5）CXL互连行业情况
　　作为一种新兴的高速互连技术，CXL自推出以来就备受业界关注。随着人工智能、云计算等领域的高速发展，内存扩展、内存池化等CXL技术的典型应用正在受到越来越多厂商的积极部署，以打破内存瓶颈。
　　近年来，CXL技术在数据中心和人工智能领域展现出巨大的应用潜力。在数据中心领域，CXL技术通过高带宽、低延迟的特性，将不同的计算和存储资源进行互连，形成庞大的资源池，可以显著提升数据处理和分析效率，满足现代数据中心对大规模数据处理和分析的需求。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与主处理器的高效协作，可显著提升AI模型训练和推理的速度，实现低延迟、高速的数据传输，从而大幅提高计算效率；同时CXL技术支持内存扩展和内存共享，为AI应用提供更大的内存空间和更灵活的资源分配方式。根据相关服务器厂商测评，CXL内存池化方案在AI推理、向量数据库和内存数据库三个最重要的大内存应用场景中，均有卓越性能表现；CXL内存池化方案为运行更大参数AI模型提供了更高容量和性能的内存支持。
　　CXL协会2024年发布了CXL3.2标准，2025年又继续推出了CXL4.0标准，CXL技术的相关生态也在不断完善：（I）从主流CPU厂商来看，英特尔发布了两款支持CXL2.0协议的CPU（Granite Rapids和Sierra Forest），AMD发布了支持CXL2.0协议的第五代EPYC处理器，上述CPU平台能支持更多的CXL设备类型，提供更好的安全性和可靠性，适配更多的应用场景；2025年主流CPU厂商也继续推进CXL3.0新平台的内部验证，未来几年数据中心支持CXL技术的服务器平台比例将进一步提升。（II）从内存模组厂商来看，SK海力士和三星电子正在积极研发并量产CXL兼容的内存模块，如三星电子展示了CMM-D2.0模组，并与联想一起完成了128GB CMM-D CXL内存模块的验证，而且计划在2026年推出CMM-D3.0模组。（III）从服务器平台来看，CXL Switch也开始应用于服务器平台，支持CXL协议的数据传输，可以实现多个节点间的内存和其他设备资源的共享。未来，越来越多的服务器CPU和GPU都将支持CXL接口，这一趋势将显著推动CXL市场的发展，尤其是在数据中心、人工智能和云计算等领域的广泛应用。
　　根据弗若斯特沙利文的数据，CXL互连芯片市场未来几年将迎来爆发式增长，预计至2030年市场规模将达到17.03亿美元，2025至2030年期间的年均复合增长率高达170.2%。中国占全球市场的份额，预计到2030年将占30%以上。
　　当前，产业界正积极推进CXL技术的落地与商业化，多家云服务提供商正在积极试用相关产品。未来，随着支持CXL3.x的服务器CPU平台量产，内存池化方案有望逐步落地；同时，基于目前存储价格高企的背景，多家云服务提供商也在探索使用CXL技术利旧使用（reuse）老代际的DRAM产品。在AI领域，目前部分TPU和GPU产品也开始支持CXL，通过CXL的内存扩展为TPU/GPU提供大容量高带宽的内存资源，支持大语言模型推理场景中超长的上下文及静态知识库。因此，行业预计未来几年CXL产品在数据中心的渗透率有望快速提升。
　　（6）以太网及光互连行业情况
　　以太网互连芯片是数据中心、云计算及AI基础设施的核心硬件，实现设备间高速数据交换与低时延通信。主要分为三类：（i）以太网交换芯片（Ethernet Switch），用于数据包的转发和网络流量的调度，是数据中心网络的骨干器件；（ii）NIC（网卡芯片），部署于服务器端，是主机接入以太网并实现数据传输的关键接口；及（iii）Ethernet Retimer芯片，解决长距离高速信号传输中的时序失真与信号衰减，保障数据传输的完整性与系统稳定性，尤其适用于AI服务器与云计算节点。未来随着AI大模型部署加速，AI服务器、超大规模数据中心及高带宽存储系统对高速低延迟网络的需求激增，400G/800G以太网方案逐步落地，并向1.6T演进，驱动以太网互连芯片需求量和价值量同步提升。
　　公司目前在研以太网PHY Retimer芯片，该芯片主要用于保障AI服务器与交换机之间高速互连信号的完整性和可靠性。
　　光互连芯片
　　光互连芯片光互连芯片是实现高速数据传输的关键组件，通过光电转换技术，支撑下一代数据中心和AI基础设施对高带宽、低功耗互连的需求，已成为核心技术之一。光互连芯片主要分为三类：（i）oDSP芯片：负责高速信号的调制╱解调、波形整形及数字信号处理(DSP)纠错功能，是400G、800G等先进调制格式不可或缺的核心器件；（ii）激光驱动芯片(Driver)与跨阻放大器(TIA)，其中Driver将电信号转换为高频仿真信号以驱动光发射器，TIA将光探测器输出的微弱电流信号放大为电压信号，保障高速、高灵敏度的接收链路；（iii）硅光芯片：通过在单一硅基平台上集成光子和电子功能，实现小型化、高速光互连，有效解决先进计算系统中的带宽瓶颈与功耗挑战。
　　展望未来，随着大模型训练集群的AI芯片数量持续攀升，节点间通信带宽密度和能效比需求急剧增长，光互连技术将成为高性能架构中重要方案。
　　（7）时钟芯片行业情况
　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。
　　目前，时钟芯片主要包括时钟发生器、去抖时钟芯片、时钟缓冲芯片和展频振荡器等产品子类。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片；展频振荡器是基于扩展频谱技术的晶体振荡器，通过调制原始时钟信号的频率分布，将能量分散到更宽的频带内，从而降低电磁干扰（EMI）峰值并提升系统稳定性。
　　从市场规模来看，时钟芯片是一个相对成熟、空间较大的市场。根据弗若斯特沙利文的数据，全球时钟芯片市场已进入稳定增长阶段，展望未来，随着AI服务器、高速通信、智能驾驶与工业边缘计算等对高精度时钟的需求持续增长，时钟芯片在系统架构中的价值量将稳步提升。预计至2030年，全球时钟芯片市场规模预计将扩大至30亿美元，2025至2030年间年均复合增长率为5.3%。根据Market Data Forecast的数据，2022年全球时钟芯片的市场规模合计为20.3亿美元，预计到2027年可达到30.2亿美元。
　　目前，高性能时钟芯片国产化程度较低，主要市场份额被少数几家海外厂商占据，国产替代空间广阔。比如单台服务器内一般需要10颗左右的时钟芯片，平均每台中高端仪器仪表使用约4颗时钟芯片。
　　AI已成为服务器技术升级的核心驱动力：一方面，推动互连标准向PCIe6.0及224G切换；另一方面，AEC/AOC等技术的应用也对时钟芯片性能提出了新要求。这两大趋势，共同构成了对高性能时钟芯片的强劲需求。
　　2.公司所处的行业地位分析及其变化情况
　　（1）内存互连芯片
　　内存接口芯片和内存模组配套芯片是JEDEC固态技术协会定义的行业标准产品。我们在该领域深耕二十年，拥有自主知识产权的高速、低功耗技术，可为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，产品获得市场和用户的广泛认可。
　　在产品标准制定方面，我们是全球微电子行业标准制定机构JEDEC固态技术协会的董事会成员之一，在JEDEC下属的若干个委员会及分会中安排员工担任主席或副主席职位，深度参与JEDEC相关产品的标准制定，在该领域拥有重要话语权。我们牵头制定DDR5RCD、MDB及CKD芯片的国际标准，并积极参与DDR5内存模组配套芯片的标准制定。
　　在技术实力方面，我们处于国际领先水平。我们发明的DDR4全缓冲“1+9”架构被JEDEC国际标准采纳，并在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，同时衍生出MRDIMM国际标准。在DDR5世代，我们进一步巩固了技术领先优势。2026年6月，我们成功向客户送样DDR5第六子代RCD芯片，支持速率为9200MT/s。
　　在市场份额方面，我们在DDR4世代逐步确立了行业领先地位，是全球可提供DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在DDR5世代，我们牵头制定相关产品国际标准，并提供完整的内存接口及模组配套芯片解决方案，继续保持行业领先地位。根据弗若斯特沙利文的数据，2024年内存互连市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额：其中，我们以36.8%的市场份额，排名全球第一。
　　（2）PCIe Retimer芯片
　　PCIe Retimer芯片是适用于PCIe协议的超高速时序整合芯片，其技术实现和协议交互均需符合PCI-SIG联盟制定的标准体系。
　　在PCIe4.0时代，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一；进入PCIe5.0时代，我们成为全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。2025年1月，我们推出了PCIe6.x/CXL3.xRetimer芯片并向客户送样，并于2026年1月发布PCIe6.x/CXL3.xAEC解决方案，同时正在积极推进PCIe7.0Retimer芯片的研发。
　　作为全球领先的PCIe Retimer芯片供应商之一，我们自研的PCIe SerDes IP已成功应用于PCIe5.0/CXL2.0Retimer和PCIe6.x/CXL3.xRetimer芯片中。自研IP带来了良好的整合性，使公司的产品在信道适应能力、传输时延等关键性能指标上处于行业领先水平，此外，我们的PCIe Retimer芯片还提供全方位的遥测功能，能够实现更全面的链路监控和故障诊断，为高可靠性的AI集群应用提供了坚实保障。
　　基于领先的技术实力及优异的产品性能，我们的PCIe Retimer芯片从2024年开始出货快速增长，呈现良好成长态势。根据弗若斯特沙利文的数据，2024年全球PCIe Retimer芯片市场呈现出极高的市场集中度，前两家企业合计占据96.9%的市场份额：其中，我们作为市场的新进入者，以10.9%的市场份额，排名全球第二。
　　（3）CXL MXC芯片
　　CXL MXC芯片是遵循CXL行业标准规范的产品，其设计、功能及互操作性均需通过CXL联盟的严格认证，属于CXL协议所定义的第三种设备类型，主要用于内存扩展和内存池化。
　　2022年5月，我们全球首发MXC芯片，并与多家全球顶级云计算厂商及内存龙头企业开展合作；同年，全球领先内存厂商三星电子及SK海力士先后推出其最新的CXL内存产品，均采用了我们的MXC芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过CXL1.1测试的内存扩展控制器产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了我们的技术实力。2025年1月，我们的MXC芯片入选CXL联盟公布的首批CXL2.0合规供应商清单，同期入选还包括三星电子和SK海力士，其受测产品均采用了我们的MXC芯片。2025年9月，我们推出基于CXL
　　3.1标准的MXC芯片，并已开始向主要客户送样测试。
　　我们将继续深化与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴的交流与合作，紧跟技术前沿，不断推进产品更新迭代，致力于推动CXL生态的成熟完善和CXL技术的广泛应用，并保持公司在行业的领先地位。
　　（二）报告期内公司所从事的主要业务
　　澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。目前我们拥有两大产品线，互连类芯片和津逮产品。我们的互连类芯片主要包括内存接口芯片、内存模组配套芯片、PCIe Retimer芯片、CXL MXC芯片及时钟芯片等。津逮产品主要包括津逮CPU及数据保护和可信计算加速芯片等。
　　1.内存互连芯片
　　（1）内存接口芯片（RCD/DB、MRCD/MDB及CKD）
　　内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器生态系统的高准入门槛。
　　RCD/DB芯片
　　DDR4及DDR5内存接口芯片按功能可分为两类：一是寄存时钟缓冲器（RCD），用来缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。
　　澜起科技凭借其自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变，我们先后推出了DDR2-DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括RDIMM及LRDIMM等，满足高性能服务器对高速、大容量的内存系统的需求。我们的DDR4及DDR5内存接口芯片广泛应用于国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。
　　当前，DDR5内存模组已取代DDR4成为市场主流产品。DDR5是JEDEC标准定义的第5代双倍速率同步动态随机存取存储器标准。与DDR4相比，DDR5采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步，最新推出的DDR5第六子代RCD芯片支持速率可达9200MT/s，是DDR4最高速率（3200MT/s）的2.875倍。
　　①DDR5第一子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压，更为节能。该款芯片除了可作为中央缓冲器单独用于RDIMM之外，还可以与DDR5DB芯片组成套片，用于LRDIMM，以提供更高容量、更低功耗的内存解决方案。
　　②DDR5第一子代DB芯片是一款8位双向数据缓冲芯片，该芯片与DDR5RCD芯片一起组成套片，用于DDR5LRDIMM。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压。在DDR5LRDIMM应用中，一颗DDR5RCD芯片需搭配十颗DDR5DB芯片，即每个子通道配置五颗DB芯片，以支持片上数据校正，并可将数据预取提升至最高16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。
　　③2022年5月，公司在业界率先试产DDR5第二子代RCD芯片。DDR5第二子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持数据速率为5600MT/s，采用1.1V工作电压，更为节能。
　　④2023年10月，公司在业界率先试产DDR5第三子代RCD芯片。DDR5第三子代RCD芯片支持的数据速率高达6400MT/s，较第二子代RCD速率提升14.3%，较第一子代RCD速率提升33.3%。
　　⑤2024年1月，公司推出DDR5第四子代RCD芯片。DDR5第四子代RCD芯片支持的数据速率高达7200MT/s，较第三子代RCD速率提升12.5%，较第一子代RCD速率提升50%。
　　⑥2024年第四季度，公司推出DDR5第五子代RCD芯片。DDR5第五子代RCD芯片支持的数据速率高达8000MT/s，较第四子代RCD速率提升11.1%，较第一子代RCD速率提升66.7%。
　　⑦2026年6月，公司成功向客户送样DDR5第六子代RCD芯片。DDR5第六子代RCD芯片支持的数据速率高达9200MT/s，较第五子代速率提升15%，较第一子代速率提升91.67%，可满足下一代服务器平台对高带宽的严苛要求。
　　MRCD/MDB芯片
　　MRCD/MDB芯片是服务器高带宽内存模组MRDIMM的核心逻辑器件。随着AI及大数据应用的发展以及相关技术的演进，服务器CPU的内核数量快速增加，对内存系统带宽的需求也日益迫切，以满足多核CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而开发的。作为一种更高带宽的内存模组，第一子代MRDIMM支持8800MT/s速率，第二子代产品支持12800MT/s速率，每根MRDIMM模组均需要搭配1颗MRCD、10颗MDB、1颗SPD、2颗TS以及1颗PMIC芯片。
　　MRDIMM的工作原理如下：MDB芯片用来缓冲来自内存控制器或DRAM内存颗粒的数据信号，在标准速率下，通过MDB芯片可以同时访问两个DRAM内存阵列（而传统RDIMM只能访问一个阵列），从而实现双倍带宽。MRCD则用来缓冲来自内存控制器的地址、命令、时钟、控制信号。MRDIMM的特点和优势包括：①使用常规的DRAM颗粒；②与现有DDR5生态系统有良好的适配性；③能够大幅提升内存模组的带宽。
　　我们的DDR5第一子代MRCD/MDB芯片于2024年开始在行业规模试用。我们的第二子代MRCD/MDB芯片于2025年成功向全球主要内存厂商送样，该芯片最高支持12800MT/s传输速率，旨在为下一代计算平台提供卓越的内存性能，满足云计算和人工智能等应用场景对内存带宽的迫切需求。
　　从下游应用来看，预计MRDIMM将在云计算、AI等对内存带宽敏感的应用领域有较大的需求。随着MRDIMM未来渗透率的提升，MRCD/MDB（尤其是MDB）芯片的需求也将大幅增长。
　　CKD芯片
　　在DDR4世代及DDR5世代初期，时钟驱动功能集成在RCD芯片中，用于服务器内存模组，尚未在PC端内存模组（如台式机和笔记本电脑）部署。随着DDR5传输速率持续提升，时钟信号频率越来越高，信号完整性问题愈发显著。根据JEDEC定义，当DDR5数据速率达到6400MT/s及以上时，PC端内存模组需引入专用的时钟驱动器（CKD，即“Clock Driver”）芯片，对时钟信号进行缓冲和重新驱动，以满足高速时钟信号的完整性和可靠性要求。
　　我们的DDR5第一子代CKD芯片最高支持7200MT/s速率，旨在提高PC端内存模组的数据访问速度和稳定性，以匹配不断增长的CPU运行速度和性能需求。该芯片符合最新的JEDEC标准，支持双边带总线地址访问及I2C、I3C接口。通过配置寄存器控制字，该芯片可改变其输出信号特性以匹配不同DIMM的网络拓扑，并可通过禁用未使用的输出信号以降低功耗。2025年11月，我们推出新一代CKD芯片，最高支持9200MT/s速率，可有效优化客户端内存子系统性能，为下一代高性能PC、笔记本电脑及工作站提供关键技术支撑。
　　由于AI PC需要更高内存带宽以提升整体运算性能，AI PC渗透率的提升预计将加速DDR5的子代迭代，并推动对更高速率DDR5内存的需求。因此，AI PC应用的普及将助推CKD芯片的需求提升。
　　（2）内存模组配套芯片（SPD、TS、PMIC）
　　根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。
　　串行检测集线器（SPD）
　　我们与合作伙伴共同研发了DDR5串行检测集线器（SPD），芯片内部集成了8Kbit EEPROM、I2C/I3C总线集线器（Hub）和温度传感器（TS），适用于DDR5系列内存模组（如LRDIMM、RDIMM、MRDIMM、UDIMM、SODIMM、CUDIMM、CSODIMM、CAMM和LPCAMM等），应用范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能：第一，其内置的SPD EEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据JEDEC的内存规范，每个内存模组都需配置一个SPD器件，并按照JEDEC规范的数据结构编写SPD EEPROM的内容。主板BIOS在开机后会读取SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5SPD数据可通过I2C/I3C总线访问，并可按存储区块（block）进行写保护，以满足DDR5内存模组的高速率和安全要求。
　　第二，该芯片还可以作为I2C/I3C总线集线器，一端连接系统主控设备（如CPU或基板管理控制器（BMC）），另一端连接内存模组上的本地组件，包括RCD、PMIC和TS，是系统主控设备与内存模组上组件之间的通信中心。在DDR5规范中，一个I2C/I3C总线上最多可连接8个集线器（8个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定了一个特定的地址代码，支持唯一地址固定寻址。
　　第三，该芯片还内置了温度传感器（TS），可连续监测SPD所在位置的温度。主控设备可通过I2C/I3C总线从SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管理，提高系统工作的稳定性。
　　温度传感器（TS）
　　我们与合作伙伴共同研发了DDR5高精度温度传感器（TS）芯片，该芯片符合JEDEC规范，支持I2C和I3C串行总线，适用于DDR5服务器内存模组（如RDIMM、LRDIMM和MRDIMM）。TS作为SPD芯片的从设备，可以工作在时钟频率分别高达1MHz I2C和12.5MHzI3C总线上；CPU可经由SPD芯片与之进行通讯，从而实现对内存模组的温度管理。TS是DDR5服务器内存模组上重要组件，通常一条内存模组配置2颗TS。
　　电源管理芯片（PMIC）
　　我们的DDR5电源管理芯片（PMIC）符合JEDEC规范，其作用主要是为内存模组上的其他芯片（如DRAM、RCD、DB、SPD和TS等）提供电源支持，CPU可经由SPD芯片与之进行通讯，从而实现电源管理。
　　2．PCIe/CXL互连芯片
　　（1）PCIe Retimer芯片
　　PCIe Retimer芯片是适用于PCIe高速数据传输协议的超高速时序整合芯片。近年来，随着PCIe协议从3.0（8GT/s）发展至4.0（16GT/s）、5.0（32GT/s），并逐步迈向6.0（64GT/s）和7.0（128GT/s），数据传输速率的不断翻倍带来了显著的信号衰减和参考时钟时序重整问题，这些问题极大地限制了PCIe协议在下一代计算平台的应用范围，促使行业加大对高速电路与系统互连设计的优化需求，同时也推动了在超高速传输环境下保持信号完整性的研发工作。
　　为了补偿高速信号的损耗、提升信号质量，超高速时序整合芯片（Retimer）应用而生。目前，PCIe Retimer芯片已成为高速电路中不可或缺的重要器件，尤其在数据中心的数据高速、远距离传输场景中，可有效解决信号时序不齐、损耗严重、完整性差等问题。
　　PCIe Retimer芯片采用先进的信号调理技术，能够补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能PCIe互连解决方案。我们量产的PCIe Retimer产品组合包括PCIe4.0Retimer及PCIe5.0/CXL2.0Retimer。其中，PCIe4.0Retimer芯片符合PCIe4.0基本规范，支持16GT/s的传输速率，可补偿高达28dB的信道损耗；PCIe5.0/CXL2.0 Retimer符合PCIe5.0和CXL2.0基本规范，支持32GT/s的传输速率，可补偿高达36dB的信道损耗，支持业界主流封装，其功耗、传输延时等关键性能指标达到国际先进水平，并已与CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。2025年，我们推出了PCIe6.x/CXL3.xRetimer芯片，支持64GT/s的传输速率，采用PAM4SerDes技术，支持高达43dB的链路预算，可用于通用及AI服务器、有源线缆（AEC）和存储系统等典型应用场景。
　　在人工智能时代，AI服务器需求迅猛增长，PCIe Retimer芯片的重要性日益突出。以配置8块GPU的典型AI服务器为例，通常需要8至16颗PCIe Retimer芯片；部分国产AI服务器为满足扩展的需求，配置了24颗PCIe Retimer芯片。随着AI服务器需求量持续攀升，以及PCIe协议传输速率不断升级，PCIe Retimer芯片的市场空间也将进一步扩大。
　　（2）CXL MXC芯片
　　MXC芯片是一款CXL内存扩展控制器芯片，属于CXL协议所定义的第三种设备类型。该芯片可为CPU及基于CXL协议的设备提供高带宽、低延迟的高速互连解决方案，实现CPU与各CXL设备间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本（TCO）。
　　MXC芯片主要应用于内存扩展及内存池化领域，为内存AIC扩展卡、背板及EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足云计算、人工智能等数据密集型应用日益增长的需求，典型应用场景如下：
　　MXC芯片目前的产品应用形态主要有两种：EDSFF模组、AIC（Add In Card）连接标准DDR5/4内存模组。
　　产品应用形态二：AIC（Add In Card）连接标准DDR5/4内存模组
　　2022年5月，我们发布了全球首款CXL MXC芯片，并支持三星电子、SK海力士等内存厂商推出相关CXL内存产品，加速下一代存储器解决方案的商用化进程。目前，我们的MXC芯片已顺利通过CXL联盟的数十项严苛测试，列入CXL1.1和CXL2.0的合规供应商清单，保持在该领域的领先地位。2025年，我们推出了CXL3.1MXC芯片，采用自研的PCIe6.2物理层接口，支持最高64GT/s的传输速率(x8通道)，内置双通道DDR5内存控制器，支持速率高达8000MT/s。我们与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴共同合作，以推动CXL技术获得更广泛的应用。
　　人工智能、云计算的快速发展，对突破内存瓶颈提出了迫切需求，推动业界加快部署内存扩展、内存池化等CXL技术的典型应用。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与CPU的高效协作，可显著提升AI训练和推理效率，并提供低延迟、高带宽的数据传输；同时，CXL技术支持内存扩展和内存共享，为AI应用提供更大容量、更灵活调配的内存资源。因此，CXL内存将成为人工智能时代最具前景的内存解决方案之一。
　　3．时钟芯片
　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。时钟芯片为不同的芯片和功能模块提供统一的时序基准，确保系统各部件的协调、稳定运行。对于数据处理速率与准确度需求较高的应用场景，时钟系统通常以独立芯片或模块的形式存在。时钟芯片主要包括时钟发生器芯片、时钟缓冲芯片、去抖时钟芯片、振荡器及实时时钟芯片（RTC）等。
　　我们推出了时钟发生器芯片、时钟缓冲芯片和展频振荡器（即支持展频功能的差分振荡器）。其中时钟发生器产品支持最高4路独立差分输出，提供高精度时钟源；时钟缓冲器具备4至20路可扩展输出，实现信号无损分配；展频振荡器在提供高精度时钟源的同时，可通过展频功能有效抑制电磁干扰（EMI），提升系统稳定性。我们的时钟芯片采用先进的数模混合架构，实现业界领先的超低输出相位噪声，每个输出通道均支持独立配置I/O类型、驱动能力、电压值、输出频率及展频参数，可精准匹配不同接收端的需求，显著提升信号完整性，同时降低系统功耗与设计复杂度。
　　随着AI算力的迅猛增长、5G通信的持续升级及工业自动化的不断深化，市场对时钟信号的精度与稳定性要求日益严格。我们的时钟芯片产品凭借高可靠性、低抖动和广泛适配能力，已成功通过多家头部客户的测试验证，未来将广泛应用于AI服务器与数据中心、通信基础设施、工业控制设备、消费电子及汽车电子等领域。
　　津逮产品线
　　我们的津逮产品线主要包括津逮CPU及数据保护和可信计算加速芯片等。该产品线具备芯片级实时安全监控功能，可在信息安全领域发挥重要作用，为云计算数据中心提供更为安全、可靠的运算平台。此外，该产品线还融合了先进的异构计算与互联技术，可为大数据及云计算时代的各种应用提供强大的综合数据处理及计算力支撑。
　　1．津逮CPU
　　津逮CPU是一系列具有预检测、动态安全监控功能的x86架构处理器，适用于津逮或其他通用的服务器平台。我们先后推出了第一代至第六代津逮CPU，以更好满足用户对安全可靠算力日益提升的需求。
　　2019年5月，公司发布第一代津逮CPU；2020年8月，公司发布第二代津逮CPU；2021年4月，公司发布第三代津逮CPU。2022年10月，公司第三代津逮CPU系列产品通过了VMware公司的产品兼容性认证，达到VMware ESXi7.0U3虚拟化平台的通用兼容性及性能、可靠性要求，满足用户的关键应用需求。2023年1月12日，公司发布第四代津逮CPU。2023年12月18日，公司发布第五代津逮CPU。2024年6月，公司发布全新第六代津逮能效核CPU。
　　2025年8月，我们发布了第六代津逮性能核CPU，单颗CPU最高支持86个高性能核心和172个线程，最大三级缓存容量达336MB，内存子系统采用8通道DDR5架构，最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM，显著提升内存带宽与扩展能力，在I/O方面，提供88条PCIe5.0通道，并兼容CXL2.0协议，为GPU、FPGA等加速器提供卓越的连接带宽。
　　2．数据保护和可信计算加速芯片
　　我们的数据保护和可信计算加速芯片采用公司自主创新的Mont-TSSE可信安全系统扩展架构和技术，将硬件级数据加解密和平台可信度量两大核心功能融合于单一芯片之上。芯片内部集成了高速加解密、安全SoC和硬件信任根（HRoT）三个子系统。
　　该芯片硬件支持SM2/3/4、SHA-256/384/512、AES、RSA、ECC等商密算法和国际主流加解密算法加速，可广泛应用于对数据保密性、完整性要求极高的场景，如AI训练和推理、分布式数据存储、零信任架构等。芯片内置多个真随机数发生器(TRNG)，搭配PCIe5.0×8高速接口，可提供高达160Gbps的吞吐量，多颗芯片集成可实现加密处理能力倍增，从而为数据中心提供高性能加解密算力支持，助力商密算法在数据中心落地应用。
　　该芯片广泛兼容多项可信计算标准，具备出色的泛在可信优势。芯片符合TPM、TCM和TPCM等可信计算标准，遵从商密GM/T0008-2012、GM/T0012-2020、GM/T0028-2014等多项设计、测试、接口标准，并兼顾FIPS-140设计要求和NIST SP800-193固件安全标准，支持MCTP/SPDM等协议。芯片可作为硬件信任根(HRoT)使用，满足可信平台3.0规范的需求，保障服务器、台式机、嵌入式终端、加速卡（AI卡）等各类设备启动运行期间的平台安全。
　　该芯片可用于解决数据中心等高并发数据加解密运算的需求，同时因为其具有低功耗特点，也适用于端侧、边缘侧、嵌入式系统中对数据和平台安全有需求的场景。
　　津逮产品主要针对中国本土市场，截至目前，已有多家服务器厂商采用津逮产品，开发出了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的数据、信息安全保驾护航。
　　（三）主要经营模式
　　我们是一家集成电路设计企业，自成立以来公司经营模式均为行业里的Fabless模式，该模式下，我们专注于从事产业链中的集成电路设计和营销环节，其余环节委托给晶圆制造企业、封装和测试企业代工完成，由公司取得测试后芯片成品销售给客户。
　　在Fabless模式下，产品设计与研发环节属于我们经营的核心，由多个部门参与执行。芯片的生产制造、封装测试则通过委外方式完成，因此公司需要向晶圆制造厂采购晶圆，向封装测试厂采购封装、测试服务。

　　二、经营情况的讨论与分析
　　澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。2026年上半年，受益于AI产业趋势，行业需求旺盛，公司经营业绩较上年同期实现大幅增长，多项财务指标再创历史新高，具体经营情况如下：
　　（一）积极把握AI产业机遇，经营业绩再创新高
　　1．2026年上半年经营业绩大幅增长，盈利能力持续提升
　　报告期内，公司紧抓AI产业变革带来的战略机遇，持续加大研发创新、拓展海内外市场布局。依托深厚的核心技术积累与前瞻的高速互连芯片布局，公司经营业绩实现显著增长，经营质效持续优化。2026年上半年，公司实现营业收入33.35亿元，同比增长26.7%，毛利率达65.3%，同比提升4.87个百分点；实现归属于上市公司股东的净利润19.97亿元，同比增长72.3%；实现归属于上市公司股东的扣除非经常性损益的净利润13.22亿元，同比增长21.2%。公司经营活动产生的现金流量净额为13.28亿元，同比提升25.4%，经营现金流表现稳健，盈利转化能力良好。截至2026年6月末，公司的资产负债率为7.5%，资产结构健康。
　　2026年上半年，公司互连类芯片产品线实现销售收入31.11亿元，同比增长26.4%，四款互连类新产品MRCD/MDB、PCIe Retimer、CKD及CXL MXC芯片合计收入为5.38亿元，同比大幅增长80.7%；津逮产品线实现销售收入2.20亿元，同比增长31.2%。
　　2026年上半年，公司净利润实现大幅增长，主要原因如下：（1）营业收入同比增长26.7%；（2）产品结构优化，随着DDR5新子代RCD芯片及互连类芯片新产品收入占比提高，互连类芯片毛利率攀升至69.3%，同比增加4.95个百分点，推动公司毛利润达到21.79亿元，同比增长36.9%；（3）投资收益及公允价值变动收益合计6.82亿元，同比增长5,939.4%。此外，报告期内人民币对美元汇率升值，公司持有的外币资产（主要系公司收到发行H股的募集资金）产生汇兑损失1.74亿元（上年同期汇兑损失为0.07亿元），对报告期利润形成一定负向影响。
　　2026年上半年，公司股份支付费用为1.91亿元，该费用计入经常性损益，对归属于母公司所有者的净利润影响为1.83亿元（已考虑相关所得税费用的影响）。因此，2026年上半年度剔除股份支付费用影响后的归属于母公司所有者的净利润为21.80亿元，同比增长63.6%；剔除股份支付费用影响后的归属于母公司所有者的扣除非经常性损益的净利润为15.05亿元，同比增长19.0%。
　　2．2026年第二季度多项核心经营指标再创新高
　　2026年第二季度，公司实现营业收入18.75亿元，同比增长32.8%，环比增长28.3%，其中：互连类芯片产品线销售收入16.94亿元，同比增长28.2%，环比增长19.5%，产品线毛利率为67.4%，较去年同期提高3.2个百分点；实现归属于上市公司股东的净利润11.50亿元，同比增长81.5%，环比增长35.7%；实现剔除股份支付费用影响后的归属于上市公司股东的净利润为12.38亿元，同比增长69.2%，环比增长31.3%。
　　2026年第二季度，公司营业收入、互连类芯片销售收入、归属于上市公司股东的净利润、剔除股份支付费用影响后的归属于上市公司股东的净利润均再创公司单季度历史新高。
　　（二）巩固内存互连龙头地位。
　　1.持续推进DDR5RCD芯片迭代升级
　　2026年上半年，全球AI产业延续高景气度，服务器及内存模组需求持续攀升，推动DDR5子代持续迭代。公司DDR5RCD芯片市场需求显著增长，报告期内第三、第四子代产品合计出货占比突破50%，第五子代开始规模出货，新子代产品商业化进程保持行业领先。今年6月，公司向客户送样DDR5第六子代RCD芯片，支持数据速率高达9200MT/s，并已启动DDR6第一子代内存互连产品的预研，下一代产品布局稳步推进。依托长期技术沉淀与经市场验证的产品可靠性，公司把握DDR5技术迭代发展机遇，进一步夯实核心产品的全球领先优势。
　　2.引领DDR内存接口技术创新，推动新品商业化落地
　　（1）MRCD/MDB芯片是服务器新型高带宽内存模组MRDIMM的核心逻辑器件，旨在满足AI及云计算等应用场景对内存带宽的更高要求。根据JEDEC定义，一根MRDIMM标配1颗MRCD和10颗MDB芯片。公司作为全球唯二的DDR5第一子代MRCD/MDB芯片供应商之一，于2025年推出第二子代产品（支持速率为12800MT/s），报告期该产品规模试用，出货量显著提升，为后续产业规模放量奠定基础。
　　（2）CKD芯片是PC端内存模组CUDIMM和CSODIMM的关键时钟缓冲器件。根据JEDEC定义，当DDR5数据速率达到6400MT/s及以上时，PC端内存模组需配置CKD芯片以保障高速时钟信号的完整性和可靠性。公司2024年在业界率先试产DDR5CKD芯片（支持速率为7200MT/s），于2025年推出新一代产品（支持速率高达9200MT/s），为下一代高性能PC提供关键技术支撑。报告期内公司的CKD芯片持续出货。
　　作为DDR5RCD、MDB及CKD芯片国际标准的牵头制定者，公司继续引领内存互连领域的技术创新，并在DDR5世代竞争中稳固全球领先格局。
　　（三）拓展PCIe/CXL高速互连产品矩阵。
　　1．PCIe Retimer芯片需求持续增长
　　PCIe Retimer芯片是AI服务器、有源线缆（AEC）、NVMe SSD、Riser卡等场景的核心高速互连组件。典型8卡GPU AI服务器单机PCIe Retimer用量约8-16颗，部分国产机型为满足扩展需求配置量可达24颗，AI服务器出货高增将直接驱动该产品需求上行。
　　报告期内，公司PCIe Retimer芯片出货量显著增长。作为全球主要供货PCIe5.0Retimer芯片的两家厂商之一，公司自研的SerDes技术为产品持续迭代提供了核心支撑：2025年1月推出PCIe6.x/CXL3.xRetimer芯片并送样，2026年1月发布PCIe6.x/CXL3.xAEC解决方案；公司的PCIe7.0Retimer芯片继续采用自研的SerDes技术，目前研发按计划推进，预计年内完成工程样片流片。伴随PCIe协议向6.x/7.0代际演进以及AEC等新型互连场景的兴起，Retimer芯片市场空间有望持续拓宽。
　　2．PCIe Switch芯片研发稳步推进
　　PCIe Switch芯片是数据中心、AI加速及存储系统实现多设备高效通信的核心互连组件。其与PCIe Retimer芯片底层均依托高速SerDes技术，下游客户均覆盖服务器OEM/ODM厂商及云服务提供商。公司依托PCIe Retimer芯片成功产业化积累的SerDes技术储备与客户资源，为布局PCIe Switch芯片奠定了坚实基础。报告期内，公司稳步推进PCIe Switch芯片的工程研发，预计年内完成工程样片流片。该产品落地后将与PCIe Retimer芯片形成协同效应，进一步完善公司PCIe高速互连产品版图。
　　3．CXL MXC芯片产业生态持续成熟
　　CXL MXC芯片是实现内存扩展和内存池化的核心器件，可满足AI、云计算等数据密集型应用对大容量、高带宽内存的严苛要求。2022年5月，公司发布全球首款CXL MXC芯片；2025年1月，公司的MXC芯片入选CXL联盟首批CXL2.0合规供应商清单，同期入选的三星电子和SK海力士受测产品均搭载公司的MXC芯片；2025年9月，公司推出基于CXL3.1标准的MXC芯片，已向主要客户送样测试。
　　报告期内，公司与产业链合作伙伴持续推进CXL技术的商用化落地，积极探索依托CXL技术实现存量DRAM的复用，旨在降低数据中心总拥有成本（TCO）；产业端，主流云服务供应商、服务器OEM/ODM厂商陆续推出搭载CXL内存池化方案的测试样机，CXL MXC芯片及其相关解决方案进入行业试用验证阶段。2026年7月，公司在业界率先试产CXL3.2MXC芯片，并成功导入三星、SK海力士等业界主要内存模组厂商的下一代CXL产品。CXL技术作为前沿技术，正处于蓬勃发展初期，伴随CXL生态持续完善，以及内存池化、存量DRAM复用等场景落地，MXC芯片长期市场空间广阔。
　　（四）持续加码研发投入，夯实核心技术实力与新品攻坚能力
　　公司锚定中长期发展战略，持续加大研发资源投入，扩充高素质研发人才梯队，不断拓展高速互连产品布局，筑牢企业的核心竞争力。报告期内，公司研发费用4.53亿元，同比增长26.9%，占营业收入的比例为13.6%。公司持续引进兼具深厚专业积累与大型项目落地经验的海内外高端研发技术人才，截至2026年6月末，公司研发技术人员共计604人，占总人数的比例约为74.1%，其中硕士及以上学历的研发技术人员占比约65.2%，高素质研发技术人才梯队将为前沿技术迭代、新产品落地提供坚实保障。
　　2026年上半年主要研发成果：成功送样DDR5第六子代RCD芯片，完成第三子代MRCD/MDB芯片工程样片流片，启动DDR6第一子代内存互连产品的预研；完成PCIe6.x/CXL3.xRetimer、CXL3.xMXC芯片量产版本流片。
　　2026年下半年重点研发计划：完成PCIe7.0Retimer、PCIe Switch以及高速以太网PHY Retimer芯片工程样片的流片；完成首批及第二批时钟缓冲芯片量产版本的研发，并完成高精度RTC（Real Time Clock）芯片工程样片的流片。
　　在知识产权方面，报告期内公司新申请15项发明专利，获得17项授权发明专利；新提交7项集成电路布图设计登记申请，获得2项布图登记证书。截至2026年6月末，公司累计获授权发明专利233项、集成电路布图设计登记证书105项以及计算机软件著作权登记证书13项，完善的知识产权体系持续构筑公司长期技术护城河。
　　（五）健全股东长效回报机制，与股东共享企业成长价值
　　公司始终秉持“以投资者为本”的发展理念，统筹业务扩张、长期高质量发展与股东回报，搭建稳定、可持续的长效回报机制，与全体股东共享公司发展成果。作为科创50指数核心权重成分股，公司积极实施现金分红、股份回购并举的回馈举措，切实履行上市公司价值回馈责任。现金分红层面：公司2025年度权益分派方案（每10派发现金红利3.9元）已实施完毕，累计派发现金股利4.72亿元；公司常态化推行中期分红机制，2026年半年度现金分红方案为每10派发现金红利2.00元，预计累计派息2.42亿元。股份回购层面：公司2026年7月完成166.2万股回购股份注销，有效增厚每股收益（EPS），切实维护股东利益；同月，公司推出新一期股份回购计划，回购股份金额为3~6亿元人民币。自2019年7月A股上市以来至2026年7月31日，公司累计派发现金红利28.39亿元，累计回购股份金额15.73亿元，持续回馈长期投资者。同时，公司持续优化长效市值管理体系，已连续五年将公司市值纳入高管年度绩效考核指标，引导管理层长期聚焦企业内在价值提升，保障股东长远利益。
　　在资本布局层面，报告期内公司成功于香港联合交易所主板挂牌上市（股票代码：6809.HK），构建起A+H双资本平台，为公司全球化布局、长期可持续发展筑牢资本根基。
　　同时，公司首度入选富时A50指数成分股，国际机构投资者覆盖度与全球资本市场关注度显著提升。

　　三、报告期内核心竞争力分析
　　(一)核心竞争力分析
　　1．持续的创新研发能力与领先的技术优势
　　公司自成立以来，持续专注于技术研发和产品创新。我们拥有自主的集成电路设计平台，覆盖数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术、低抖动时钟设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。
　　（1）在内存互连技术领域，我们以技术创新为基础，发明了DDR4全缓冲“1+9”架构，最终被JEDEC国际标准采纳，该架构在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，并在此基础上衍生出MRDIMM的国际标准。在DDR5世代，我们凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。经过持续不断的技术创新与积累，我们的核心技术在DDR4系列产品原有的基础上，建立了新一代DDR5高速内存接口产品所需的关键设计技术，研发出高速高精度自动化测试技术与测试平台。在DDR5世代，我们继续全球领跑，进一步巩固了我们的技术领先优势。在新技术方面，我们引领行业创新，推出了用于服务器高带宽内存模组的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片，这两款新产品将在未来几年带来广阔的市场增量空间。
　　（2）在PCIe互连技术领域，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一，也是全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。我们自研的PCIe SerDes技术已成功应用于相关产品，自研IP带来了良好的整合性，在产品的时延、信道适应能力方面，我们的产品具有竞争优势。2025年1月，我们推出PCIe6.x/CXL3.xRetimer芯片，并向客户成功送样，该芯片采用了我们自主研发的PAM4SerDes IP，支持低传输时延及高达43dB的链路预算。针对通用及AI服务器、有源线缆（AEC）和存储系统等典型应用场景，我们可提供基于该芯片的参考设计方案、评估板及配套软件等全套技术支持服务。
　　（3）在CXL互连技术领域，我们于2022年5月发布全球首款CXL内存扩展控制器芯片（MXC），相关技术处于国际领先水平，并与全球多家顶级云计算厂商及内存龙头企业开展合作。2023年5月，三星电子推出其首款支持CXL2.0的128GB DRAM，加速下一代存储器解决方案的商用化，我们的MXC芯片被用于该解决方案，是其中的核心控制芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的几十项严苛测试，成为全球首家通过测试的内存扩展控制器产品，与国际知名CPU、存储器厂商的产品在CXL官网并列展示。2025年1月，凭借优异的产品性能和良好的互操作性，我们的MXC芯片上榜首批CXL2.0合规供应商清单，同期入选的还包括内存厂商三星电子和SK海力士，其受测产品均采用了公司的MXC芯片。2025年9月，我们推出基于CXL3.1标准的MXC芯片，2026年7月，我们在业界率先试产CXL3.2MXC芯片，并成功导入三星、SK海力士等业界主要内存模组厂商的下一代CXL产品。我们在CXL互连技术领域保持行业领先地位，与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴保持密切的交流与合作，推动CXL技术获得更广泛的应用，并在最终客户端顺利部署CXL方案。
　　我们的核心技术基于自主知识产权，并形成了有规划、有策略的专利布局。截至报告期末，我们已获授权的国内外发明专利达233项。
　　2．行业标准制定先行者
　　作为JEDEC董事会成员并担任若干个委员会主席或副主席职位，我们在制定及建立内存互连国际标准方面发挥着关键作用。我们是DDR5RCD、MDB、CKD三款芯片国际标准的牵头制定者。在该领域，我们通过制定及引领行业标准，已获得了关键的先发优势。内存互连芯片在研发能力与技术专业知识的高准入壁垒，新进入者需要多年的高强度研发才能跟上最新的行业标准、产品迭代升级节奏，同时完成严格的产品验证及资格认证。我们凭借深厚的技术积淀，能够以高规格完成每一代产品解决方案交付，这使我们能够持续占领市场份额，巩固我们在行业中的领先地位。
　　凭借在内存互连方面的深厚技术水平，我们已成功拓展到PCIe/CXL等其他高速互连领域，成为PCI-SIG、CXL、UALink等国际行业联盟的成员，并在新领域实现市场突破。
　　3．领先的市场地位和品牌优势
　　经过20余年的发展和积淀，我们已成为国际知名的芯片设计公司，我们的内存互连芯片和PCIe Retimer芯片已广泛应用于各类服务器和计算机，在行业竞争中处于领先地位。根据弗若斯特沙利文的数据：按收入计算，2024年全球内存互连芯片市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额，我们的市场份额约为36.8%，排名全球第一；2024年全球PCIe Retimer芯片市场中，前两家企业合计占据96.9%的市场份额，我们作为市场的新进入者，2024年产品出货快速增长，市场份额约为10.9%，排名全球第二。
　　我们成立至今获得了多项荣誉，形成了独特的品牌优势。2016年6月，中国电子学会认定公司“低功耗DDR系列内存缓冲控制器芯片设计技术整体技术达到国际领先水平”；同年12月，该项技术及产业化项目荣获“中国电子学会科学技术奖一等奖”；2017年，公司荣获三星电子颁发的“最佳供应商奖”；2018年，公司产品“第二代DDR4内存缓冲控制器芯片”荣获中国芯“年度重大创新突破产品”奖；2018年11月，津逮CPU及其平台采用的“动态安全监控技术”获评第五届世界互联网大会“世界互联网领先科技成果”；2019年5月，公司“高性能DDR内存缓冲控制器芯片设计技术项目”荣获上海市人民政府颁发的“上海市技术发明一等奖”；2020年10月，公司荣获“上海知识产权创新奖”，公司的津逮CPU荣获“中国芯年度重大创新突破产品奖”。2022年4月，公司荣获“第二十三届中国专利优秀奖”。2022年11月，公司获得全球领先的内存和存储厂商美光科技的肯定，荣膺美光科技“杰出性能奖（半导体元器件）”和“杰出质量奖（封装&测试材料半导体元器件）”。2023年1月，公司荣获“国家知识产权优势企业”。2023年11月，澜起科技PCIe5.0/CXL2.0Retimer芯片荣获第十八届中国芯“年度重大创新突破产品”，并再次斩获美光科技“杰出供应商表现奖”。2023年12月，公司荣获SK海力士“最佳供应商奖”；凭借在数据中心高速互连芯片领域的持续创新与市场领先地位，我们继2023年首次入选福布斯“2023中国创新力企业50强”榜单，于2025年再度成功入选该权威榜单。2025年，公司被认定为“上海市创新型企业总部”；入选《财富》中国科技50强。这一系列荣誉的获得，充分显示出市场对于澜起科技品牌的认可。
　　4．富有远见且经验丰富的管理及研发团队
　　我们的管理及核心研发团队由经验丰富、富有远见的领导者组成，在互连解决方案的创新及研发方面拥有深厚的专业知识。
　　我们的创始人杨崇和博士及Stephen Tai先生在集成电路设计及研发方面拥有丰富经验，各自拥有逾30年行业经验。杨崇和博士曾在美国国家半导体公司等企业任职，并于1997年与同仁共同创建硅谷模式的集成电路设计公司新涛科技。杨崇和博士于2010年当选美国电气和电子工程师协会院士（IEEE Fellow），积累了丰富的设计、研发和管理经验，于2015年入选全球半导体联盟亚太领袖。杨博士在2019年成为全球微电子行业标准制定机构JEDEC“杰出管理领袖奖”首位获奖者，该奖为JEDEC组织新设立奖项，用于表彰推动和支持JEDEC标准发展的电子行业最杰出的高级管理人士。2022年11月，杨博士被授予IEEE终身院士（IEEE Life Fellow）称号，以表彰他多年来在集成电路设计领域做出的杰出贡献。2023年12月，杨博士荣获“安永企业家奖2023中国内地大奖”。2024年10月，杨博士以其在全球芯片设计领域的杰出贡献荣登俄勒冈州立大学工程名人堂，表彰其在工程领域持续、卓越的专业成就和领导力。在企业治理方面，杨博士凭借卓越的领导力，继2025年荣登福布斯中国最佳CEO榜单后，于2026年成功蝉联，充分彰显了其在公司治理及稳健经营方面的突出贡献与成效。此外，因在可持续发展方面的杰出表现，杨博士荣获“2025福布斯中国ESG影响力企业人物”称号。我们的总经理Stephen Kuong-Io Tai先生曾参与创建Marvell科技集团并就任该公司的工程研发总监，拥有逾25年的半导体架构、设计和工程管理经验，因其在科技创新和国际合作方面的杰出贡献，于2025年荣膺上海市“白玉兰荣誉奖”。
　　我们的核心技术人员、研发部负责人常仲元博士曾在IEEE学术期刊和国际会议上发表了论文逾20篇，其中3篇发表于ISSCC会议，并作为第一作者出版了《Low Noise Wideband Amplifiers in Bipolar and CMOS Technology》。我们核心团队多毕业于国内外著名高校，在技术研发、市场销售、工程管理等领域均有着丰富的阅历和实战经验。公司自成立以来就十分注重人才的培养和创新，目前已培养了数百名在高速、低功耗和数模混合电路设计领域的专业技术人才。目前我们的员工中约74%为研发技术人员，且研发技术人员中约65%拥有硕士及以上学位，为公司持续开展技术创新提供了重要的人才基础。
　　5．显著的行业生态优势与全球化产业化布局
　　凭借在互连解决方案领域二十余年的深耕积累，我们在行业内建立了良好声誉，与AI基础设施生态体系内全球知名企业建立并保持战略合作关系，合作对象涵盖内存模组厂商、服务器OEM/ODM厂商、CPU及GPU厂商、云服务提供商等。
　　我们的产品已被主流服务器OEM/ODM厂商广泛采用，其下游客户覆盖云计算及其他云服务提供商。我们的产品获得客户高度认可，多年来持续获得三星电子、SK海力士、美光科技等主要客户颁发的优秀供应商奖项，长期稳定的客户合作关系进一步巩固了我们的行业地位。互连解决方案的性能与可靠性对服务器及AI基础设施至关重要。因此，我们与全球行业头部企业长期稳定、经过验证的合作关系，已成为客户选择供应商的重要考量因素。我们在产品高性能、低功耗、高良率及高品质交付方面的优异表现，获得客户高度认可。根据客户调研结果，近年来，我们的客户满意度评分保持在90分（满分100分）以上水平。
　　我们与全球领先的CPU及GPU厂商建立长期合作伙伴关系，围绕云计算及AI基础设施，紧密合作开发新一代互连产品。在全球供应链体系内，我们与全球领先的集成电路晶圆制造企业、封装和测试企业深度合作，确保生产并交付满足客户高品质标准的产品。
　　我们不仅扎根中国，还在美国、韩国等地建立了分支机构或办事处，形成全球化布局。我们派驻工程师及销售人员直接对接众多产业巨头，深入了解行业发展所带来的客户需求变化及技术创新趋势。我们通过与全球市场客户及合作伙伴的深度互动，引领行业创新，保持行业领先地位。
　　(二)报告期内发生的导致公司核心竞争力受到严重影响的事件、影响分析及应对措施
　　(三)核心技术与研发进展
　　1.核心技术及其先进性以及报告期内的变化情况
　　（1）核心技术及其先进性
　　我们具备自有的集成电路设计平台，包括数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术、低抖动时钟设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。
　　内存接口相关技术
　　历经二十余年的专注研发和持续投入，我们成为全球少数能够提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一。公司的核心技术完全基于自主知识产权，突破了一系列关键技术壁垒。在DDR4世代，由公司发明的“1+9”分布式缓冲内存子系统框架，突破了DDR2、DDR3的集中式架构设计，创新性采用1颗寄存缓冲控制器为核心、9颗数据缓冲控制器芯片的分布结构布局，大幅减少了CPU与DRAM颗粒间的负载效应，降低了信号传输损耗，解决了内存子系统大容量与高速度之间的矛盾。该技术架构最终被JEDEC采纳，成为DDR4LRDIMM的国际标准，显著提升了公司的国际话语权。进入DDR5世代，“1+9”架构演化为“1+10”，继续作为LRDIMM的国际标准，并进一步衍生出新型高带宽内存模组MRDIMM的国际标准。
　　公司提出了一系列创新电路和算法，有效改善了DDR5内存高速并行总线的信号完整性问题。在电路上，公司发明了高速低噪声收发器，并通过多抽头判决反馈均衡（Decision Feedback Equalization，以下简称DFE），补偿远端串扰和均衡码间干扰；在算法上，公司提出面向复杂电磁环境的偏差校准和自适应算法，通过均衡系数自适应的DFE训练算法，增加眼图的电压和时序裕度。此外，公司还提出了自适应电源管理和动态时钟分配等创新技术，显著降低了相关内存接口芯片的功耗。公司的内存接口相关技术已达到国际领先水平，最新发布的DDR5第五子代内存接口芯片可支持的数据速率高达8000MT/s，同时，公司发布的DDR5第二子代高带宽内存接口芯片（MRCD/MDB）可支持的数据速率高达12800MT/s，研发水平保持全球领先。
　　公司经过DDR系列产品的持续不断创新与积累，掌握了DDR5高速内存接口所需的关键设计技术，并开发了高速高精度自动化测试技术与平台，加快了产品设计、全面评估与迭代速度，为DDR5新一子代产品的研发奠定了坚实的基础。
　　SerDes高速串行接口技术
　　SerDes是高速互连领域的重要基础技术，是SERializer（串行器）/DESerializer（解串器）的简称。它是一种主流的时分多路复用、点对点的串行通信技术，能够在发送端将多路低速并行信号转换成高速串行信号，并通过传输介质（光缆或铜缆）传输，最终在接收端将高速串行信号重新转换成低速并行信号。作为多种重要高速传输技术（如PCIe、USB、以太网等）的物理层基础，SerDes广泛应用于服务器、异构计算、汽车电子和通信等领域的高速互连。
　　从PCIe5.0到PCIe6.0，其底层技术SerDes IP的技术框架发生了质的变化，其中最核心的是编码方式由NRZ改变为PAM4。NRZ只有信号振幅高低两个状态表示0和1；而PAM4利用四种不同振幅电平表示00、01、10和11四种状态，因此PCIe6.0SerDes同样的波特率能够让传输速度翻倍（由32GT/s提升至64GT/s）。但是相对NRZ，PAM4在相同的幅度范围内需要容纳四个电平，信号幅度只有NRZ的三分之一，同时信躁比也只有NRZ三分之一。小的信号幅度和低的信躁比会对串扰和电路本身的噪声更加的敏感。因此PCIe6.0相关的SerDes IP难度大幅提升。
　　近年来，我们持续投入SerDes技术的研发并不断取得新突破，为相关新产品的开发提供了技术保障。我们已成功研发数据速率为32GT/s的SerDes IP,并应用于PCIe5.0/CXL2.0Retimer，该产品于2024年获得下游客户规模采购；在此基础上，我们进一步攻克了难度更大的数据速率为64GT/s的SerDes IP，并应用于PCIe6.x/CXL3.xRetimer产品。未来，我们将继续推进SerDes技术的迭代升级，目前在研的PCIe7.0SerDes IP支持速率高达128GT/s。
　　（2）核心技术在报告期内的变化情况
　　①内存接口相关技术
　　报告期内，公司持续投入DDR5内存接口芯片的技术研发及迭代升级，进一步巩固行业领先地位。2026年6月，公司向客户送样支持9200MT/s数据速率的DDR5第六子代RCD芯片，展现了在内存接口领域的深厚的技术积淀与卓越的产品迭代能力。
　　②SerDes高速串行接口技术
　　报告期内，公司重点攻关128GT/s高速SerDes技术，并以此为依托推进PCIe7.0Retimer及以太网Phy Retimer芯片的研发。掌握该项核心技术，进一步夯实了公司在高速互连领域的技术底座，为未来在PCIe及以太网互连领域的持续拓展与产品创新构筑了坚实支撑。
　　2.报告期内获得的研发成果
　　公司主要产品研发成果如下：成功送样DDR5第六子代RCD芯片，完成第三子代MRCD/MDB芯片工程样片流片，启动DDR6第一子代内存互连产品的预研；完成PCIe6.x/CXL3.xRetimer、CXL3.xMXC芯片量产版本流片。
　　公司在2026年上半年获得的各项知识产权情况如下：
　　A、专利
　　2026年上半年，公司已获授权的发明专利共17项。
　　B、集成电路布图设计
　　2026年上半年，公司共获得2项集成电路布图设计证书。
　　3.研发投入情况表
　　4.在研项目情况
　　2．上述在研项目“本期投入金额”和“累计投入金额”均指研发投入金额，累计投入金额从2026年1月1日起算。
　　5.研发人员情况
　　说明：（1）研发人员薪酬合计与“第十节财务报告”之“七、65、研发费用-职工薪酬”口径一致，包括公司支付的工资、奖金、津贴、补贴、福利、社会保险、公积金以及承担的股份支付费用；
　　（2）研发人员平均薪酬指研发人员薪酬合计除以报告期末研发人员人数。
　　6.其他说明

　　四、报告期内主要经营情况
　　报告期内，公司实现营业收入33.35亿元，较上年度增长26.7%，其中互连类芯片产品线实现销售收入31.11亿元，较上年度增长26.4%，产品线毛利率为69.3%，同比增加4.95个百分点；津逮产品线实现销售收入2.20亿元，较上年度增长31.2%。

　　五、风险因素
　　（一）核心竞争力风险
　　1．产品研发风险
　　集成电路产业发展日新月异，技术及产品迭代速度较快。芯片设计公司需要不断地进行创新，同时对市场进行精确的把握与判断，不断推出适应市场需求的新技术、新产品以跟上市场变化，赢得和巩固公司的竞争优势和市场地位。
　　公司新产品的开发风险主要来自以下几个方面：（1）公司新产品的开发存在周期较长、资金投入较大的特点，在产品规划阶段，存在对市场需求判断失误的风险，可能导致公司产品定位错误；（2）由于公司产品技术含量较高，公司存在对企业自身实力判断失误的风险，主要是对公司技术开发能力的判断错误，导致公司研发项目无法实现或周期延长；（3）由于先发性对于公司产品占据市场份额起到较大的作用，若产品迭代期间，竞争对手优先于公司设计生产出新一代产品，公司有可能丢失较大的市场份额，从而影响公司后续的发展。
　　针对上述潜在风险，一方面，公司将加强对行业新技术、新需求的动态跟踪，加强对市场需求的研判能力；另一方面，公司积极参与各类行业标准组织，参与甚至主导相关新产品标准的制定，从而降低后续产品研发风险。
　　2．人才流失风险
　　芯片设计行业属于技术密集型产业，对技术人员的依赖度较高。凭借公司研发团队多年来的持续努力钻研，公司技术人员的自主开发能力不断增强。公司针对优秀人才实施了多项激励措施，对稳定公司核心技术团队起到了积极作用。但同行业竞争对手仍可能通过更优厚的待遇吸引公司技术人才，或公司受其他因素影响导致公司技术人才流失，将对公司新产品的研发以及技术能力的储备造成影响，进而对公司的盈利能力产生一定的不利影响。
　　针对上述潜在风险，一方面，公司为员工提供丰富的职业发展机会，让员工在企业中获得成长；另一方面，伴随着企业的发展壮大，合理提升员工待遇，实施股权激励在内的多种激励手段，从而吸引和留住优秀人才。
　　3．技术泄密风险
　　通过持续技术创新，公司研发技术平台处于行业内较高水平。自成立以来，公司就十分重视对核心技术的保密，及时将研发成果申请专利，并制定了严格完善的内控制度，保障核心技术的保密性。但存在由于核心技术人员流动、技术泄密，或专利保护措施不力等原因，导致公司核心技术流失的风险。如前述情况发生，将在一定程度上削弱公司的技术优势，对公司的竞争力产生不利影响。
　　公司将持续加强核心技术的保密，及时处理潜在的泄密事件，有效防范技术泄密风险，维护公司的核心技术安全。
　　（二）经营风险
　　1．客户集中风险
　　互连类芯片产品是公司目前主要的利润来源，其中内存接口及模组配套芯片的下游为DRAM市场，直接客户为内存模组厂商。根据行业资料，目前三星电子、海力士、美光科技、长鑫科技合计占全球DRAM市场90%以上份额，这导致公司在该产品线的客户集中度也相对较高。如果公司产品开发策略不符合市场变化或不符合客户需求，则公司将存在不能持续、稳定地开拓新客户和维系老客户新增业务的可能，从而面临业绩下滑的风险。同时，由于客户相对集中度高，如果发生客户要求大规模降价、竞争对手恶性竞争等竞争环境变化的情形，公司将面临市场份额波动、收入下滑的风险。
　　为应对客户集中风险，公司坚持以研发创新为核心，持续优化产品结构。公司前期布局的PCIe Retimer、MRCD/MDB、CKD芯片等多款高性能运力芯片，凭借稳定可靠的性能和较高的市场认可度，市场份额显著提升，销售收入快速增长，展现出强劲的市场活力和良好的盈利态势，其中PCIe Retimer芯片的直接客户为服务器OEM/ODM厂商，其收入占比提升将在一定程度上降低客户集中风险。
　　此外，基于公司的战略目标，公司依托自主研发SerDes技术的核心优势，正在积极布局PCIe Switch等新产品，为客户提供更全面的PCIe/CXL互连芯片解决方案，稳步拓宽公司在该领域的市场空间，进一步提升公司的综合竞争力和市场影响力。
　　2．供应商风险
　　公司为最大程度优化自身产能资源配置，同时考虑经济性原则，采取Fabless模式，将芯片生产及封测等工序交给外协厂商负责。自公司成立以来，公司已与外协加工厂商建立了稳定、良好的协作关系，外协加工厂商严格按照公司的设计图纸及具体要求进行部分工序的作业。采用外协加工的模式有利于公司将资源投入到核心工序、核心技术研究和产品研发中去，以增强核心竞争力。但是公司存在因外协工厂生产排期导致供应量不足、供应延期或外协工厂生产工艺存在不符合公司要求的潜在风险。
　　此外，晶圆制造、封装测试均为资本及技术密集型产业，因此相关行业集中度较高，是行业普遍现象。公司供应商集中度较高。如果上述供应商发生不可抗力的突发事件，或因集成电路市场需求旺盛出现产能紧张等因素，晶圆代工和封装测试产能可能无法满足公司需求，将对公司经营业绩产生一定的不利影响。如果市场环境及供求关系发生变化，造成原材料价格上涨等情形，公司将面临成本上升、毛利率下降等相关经营风险。
　　针对上述风险，公司将进一步加强与供应商的合作与沟通，建立应急处理机制，以降低供应量不足或供应延期的风险；此外，公司将进一步完善供应商备份机制，持续进行市场分析，及时了解原材料价格波动，优化采购策略，降低潜在经营风险。
　　3．产品质量风险
　　公司采用Fabless的运营模式，专注于芯片的设计及研发环节，而芯片的生产制造、封装测试则通过委外方式完成。公司的产品质量一方面取决于公司的研发设计水平，一方面取决于委外厂商的生产管理水平。如果公司产品设计出现缺陷，或委外厂商生产管理水平不足导致发生产品质量事故，将给公司造成直接经济损失，存在赔偿客户以及造成公司订单减少、收入下滑、盈利下降等风险。
　　针对上述风险，公司将持续提升研发设计水平，通过严格的设计验证和测试流程，减少设计缺陷，降低设计相关质量风险。同时，公司将继续执行严格的供应商管理制度，明确产品质量责任划分与承担机制，制定晶圆和封装委外厂商的质量要求和认证制度，加强对其产品质量的规范管理，降低制造相关质量风险。
　　4．存货跌价风险
　　集成电路行业具有周期性，若未来市场环境发生变化、竞争加剧或技术更新导致存货过时，使得产品滞销、存货积压，会对公司的盈利能力产生不利影响。公司存货主要由原材料、委托加工物资、库存商品构成。公司定期对存货进行资产减值测试，截至2026年6月30日，公司的存货账面价值为人民币9.96亿元。
　　公司将定期进行市场分析和竞争态势评估，及时了解市场需求变化，以调整存货采购和生产计划；同时，公司也将进一步加强与客户的合作与沟通，提升存货周转率，并结合行业周期特点优化库存结构，降低存货跌价风险。
　　5.知识产权风险
　　芯片设计属于技术密集型行业，该行业知识产权众多。在产品开发过程中，涉及到较多专利及集成电路布图等知识产权的授权与许可，因此公司出于长期发展的战略考虑，一直坚持自主创新的研发战略，做好自身的知识产权的申报和保护，并在需要时购买必须的第三方知识产权，避免侵犯他人知识产权。但未来不能排除竞争对手或第三方采取恶意诉讼的策略，阻滞公司市场拓展的可能性。同时，也不能排除竞争对手窃取公司知识产权非法获利的可能性。公司将定期进行知识产权风险评估，制订应急预案，以应对潜在的知识产权争议和侵权风险。
　　（三）财务风险
　　汇兑损益风险
　　公司日常经营的销售采购业务大部分以美元结算，且发生的外币交易在初始确认时，按交易日的上一月的期末汇率折算为记账本位币金额，但在资产负债表日，对于外币货币性项目采用资产负债表日即期汇率折算为记账本位币金额，导致公司汇兑损益金额较大。
　　2026年上半年，公司外汇汇兑损失为人民币1.74亿元。由于人民币对美元汇率的持续波动，公司存在汇兑损失的风险。
　　在所有其他变量保持不变的假设下，人民币兑美元汇率发生合理、可能的变动时。
　　（四）行业风险
　　公司是集成电路设计企业，主要从事集成电路芯片产品的设计、研发及销售，属于集成电路行业的上游环节。集成电路行业是资本及技术密集型行业，随着技术的更迭，行业本身呈现周期性波动的特点，并且行业周期的波动与经济周期关系紧密。如果宏观经济发生剧烈波动或存在下行趋势，将导致行业发生波动或需求减少，使包括公司在内的集成电路企业面临一定的行业波动风险，对经营情况造成一定的不利影响。公司将密切关注行业及市场动态，适时调整经营策略，提高经营质量，增强公司的竞争力和抗风险能力，以降低行业波动对公司经营造成的不利影响。
　　（五）宏观环境风险
　　1．全球贸易摩擦风险
　　报告期内，公司的主要客户、供应商、EDA工具授权厂商大多为境外企业。近年来，全球贸易摩擦频发，虽然目前未对公司的经营情况产生重大不利影响，但鉴于集成电路产业是典型的全球化分工合作行业，如果全球贸易摩擦进一步升级，有可能造成产业链上下游交易成本增加，下游需求受限，上游供给不畅，从而将对公司的经营造成不利影响。假如相关半导体出口管制政策进一步升级，不排除未来对公司业务及相关人员产生不利影响。公司将持续关注相关规则的更新并积极做好应对措施。
　　2．税收优惠政策风险
　　根据相关规定，报告期内公司及其相关子公司享受多项税收优惠政策，包括国家鼓励的重点集成电路设计企业税收优惠、高新技术企业税收优惠等。若未来上述税收优惠政策发生调整，或者公司无法持续享受企业所得税减免优惠政策，则将对公司的经营业绩和利润产生一定程度的影响。公司将持续关注并研究上述税收优惠政策，与相关主管部门保持良好沟通，以有效管理和应对上述潜在风险。
　　3．其他合规风险
　　公司业务面向全球市场，经营活动受到多个国家和地区法律管辖，不同司法辖区在出口管制、贸易合规、反垄断等领域的监管要求存在差异。如果未来相关法律法规发生变化或更新，或公司对境外监管规则理解、执行存在偏差，可能对公司业务开展、市场布局及经营业绩带来一定程度的影响或风险。公司将持续健全合规管理体系，密切跟踪、研究主要业务所在地法律法规及监管政策变化，加强对员工、合作伙伴的合规培训与宣导，强化出口管制、贸易合规、反垄断等重点领域的风险识别与管控，积极主动防范和化解相关合规风险，保障公司业务持续稳健运行。 收起▲

　　一、报告期内公司所从事的主要业务、经营模式、行业情况说明
　　(一)主要业务、主要产品或服务情况
　　澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。目前我们拥有两大产品线，互连类芯片和津逮产品。我们的互连类芯片主要包括内存接口芯片、内存模组配套芯片、PCIeRetimer芯片、CXLMXC芯片及时钟芯片等。津逮产品主要包括津逮CPU及数据保护和可信计算加速芯片等。
　　一、内存互连芯片
　　（1）内存接口芯片（RCD/DB、MRCD/MDB及CKD）
　　内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为... 查看全部▼

　　一、报告期内公司所从事的主要业务、经营模式、行业情况说明
　　(一)主要业务、主要产品或服务情况
　　澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。目前我们拥有两大产品线，互连类芯片和津逮产品。我们的互连类芯片主要包括内存接口芯片、内存模组配套芯片、PCIeRetimer芯片、CXLMXC芯片及时钟芯片等。津逮产品主要包括津逮CPU及数据保护和可信计算加速芯片等。
　　一、内存互连芯片
　　（1）内存接口芯片（RCD/DB、MRCD/MDB及CKD）
　　内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器生态系统的高准入门槛。
　　RCD/DB芯片
　　DDR4及DDR5内存接口芯片按功能可分为两类：一是寄存时钟缓冲器（RCD），用来缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。
　　澜起科技凭借其自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变，我们先后推出了DDR2-DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括RDIMM及LRDIMM等，满足高性能服务器对高速、大容量的内存系统的需求。我们的DDR4及DDR5内存接口芯片广泛应用于国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。
　　当前，DDR5内存模组已取代DDR4成为市场主流产品。DDR5是JEDEC标准定义的第5代双倍速率同步动态随机存取存储器标准。与DDR4相比，DDR5采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步，最新推出的DDR5第五子代RCD芯片支持速率可达8000MT/s，是DDR4最高速率（3200MT/s）的2.5倍。
　　①DDR5第一子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压，更为节能。该款芯片除了可作为中央缓冲器单独用于RDIMM之外，还可以与DDR5DB芯片组成套片，用于LRDIMM，以提供更高容量、更低功耗的内存解决方案。
　　②DDR5第一子代DB芯片是一款8位双向数据缓冲芯片，该芯片与DDR5RCD芯片一起组成套片，用于DDR5LRDIMM。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压。在DDR5LRDIMM应用中，一颗DDR5RCD芯片需搭配十颗DDR5DB芯片，即每个子通道配置五颗DB芯片，以支持片上数据校正，并可将数据预取提升至最高16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。
　　③2022年5月，公司在业界率先试产DDR5第二子代RCD芯片。DDR5第二子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持数据速率为5600MT/s，采用1.1V工作电压，更为节能。
　　④2023年10月，公司在业界率先试产DDR5第三子代RCD芯片。DDR5第三子代RCD芯片支持的数据速率高达6400MT/s，较第二子代RCD速率提升14.3%，较第一子代RCD速率提升33.3%。
　　⑤2024年1月，公司推出DDR5第四子代RCD芯片。DDR5第四子代RCD芯片支持的数据速率高达7200MT/s，较第三子代RCD速率提升12.5%，较第一子代RCD速率提升50%。
　　⑥2024年第四季度，公司推出DDR5第五子代RCD芯片。DDR5第五子代RCD芯片支持的数据速率高达8000MT/s，较第四子代RCD速率提升11.1%，较第一子代RCD速率提升66.7%。
　　MRCD/MDB芯片
　　MRCD/MDB芯片是服务器高带宽内存模组MRDIMM的核心逻辑器件。随着AI及大数据应用的发展以及相关技术的演进，服务器CPU的内核数量快速增加，对内存系统带宽的需求也日益迫切，以满足多核CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而开发的。作为一种更高带宽的内存模组，第一子代MRDIMM支持8800MT/s速率，第二子代产品支持12800MT/s速率，每根MRDIMM模组均需要搭配1颗MRCD、10颗MDB、1颗SPD、2颗TS以及1颗PMIC芯片。
　　MRDIMM的工作原理如下：MDB芯片用来缓冲来自内存控制器或DRAM内存颗粒的数据信号，在标准速率下，通过MDB芯片可以同时访问两个DRAM内存阵列（而传统RDIMM只能访问一个阵列），从而实现双倍带宽。MRCD则用来缓冲来自内存控制器的地址、命令、时钟、控制信号。MRDIMM的特点和优势包括：①使用常规的DRAM颗粒；②与现有DDR5生态系统有良好的适配性；③能够大幅提升内存模组的带宽。
　　我们的DDR5第一子代MRCD/MDB芯片于2024年开始在行业规模试用。我们的第二子代MRCD/MDB芯片已成功向全球主要内存厂商送样，该芯片最高支持12800MT/s传输速率，旨在为下一代计算平台提供卓越的内存性能，满足云计算和人工智能等应用场景对内存带宽的迫切需求。
　　从下游应用来看，预计MRDIMM将在云计算、AI等对内存带宽敏感的应用领域有较大的需求。随着MRDIMM未来渗透率的提升，MRCD/MDB（尤其是MDB）芯片的需求也将大幅增长。
　　CKD芯片
　　在DDR4世代及DDR5世代初期，时钟驱动功能集成在RCD芯片中，用于服务器内存模组，尚未在PC端内存模组（如台式机和笔记本电脑）部署。随着DDR5传输速率持续提升，时钟信号频率越来越高，信号完整性问题愈发显著。根据JEDEC定义，当DDR5数据速率达到6400MT/s及以上时，PC端内存模组需引入专用的时钟驱动器（CKD，即“Clock Driver”）芯片，对时钟信号进行缓冲和重新驱动，以满足高速时钟信号的完整性和可靠性要求。
　　我们的DDR5第一子代CKD芯片最高支持7200MT/s速率，旨在提高PC端内存模组的数据访问速度和稳定性，以匹配不断增长的CPU运行速度和性能需求。该芯片符合最新的JEDEC标准，支持双边带总线地址访问及I2C、I3C接口。通过配置寄存器控制字，该芯片可改变其输出信号特性以匹配不同DIMM的网络拓扑，并可通过禁用未使用的输出信号以降低功耗。报告期内，我们推出新一代CKD芯片，最高支持9200MT/s速率，可有效优化客户端内存子系统性能，为下一代高性能PC、笔记本电脑及工作站提供关键技术支撑。
　　由于AIPC需要更高内存带宽以提升整体运算性能，AIPC渗透率的提升预计将加速DDR5的子代迭代，并推动对更高速率DDR5内存的需求。因此，AIPC应用的普及将助推CKD芯片的需求提升。
　　（2）内存模组配套芯片（SPD、TS、PMIC）
　　根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。
　　串行检测集线器（SPD）
　　我们与合作伙伴共同研发了DDR5串行检测集线器（SPD），芯片内部集成了8KbitEEPROM、I2C/I3C总线集线器（Hub）和温度传感器（TS），适用于DDR5系列内存模组（如LRDIMM、RDIMM、MRDIMM、UDIMM、SODIMM、CUDIMM、CSODIMM、CAMM和LPCAMM等），应用范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能：
　　第一，其内置的SPDEEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据JEDEC的内存规范，每个内存模组都需配置一个SPD器件，并按照JEDEC规范的数据结构编写SPDEEPROM的内容。主板BIOS在开机后会读取SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5SPD数据可通过I2C/I3C总线访问，并可按存储区块（block）进行写保护，以满足DDR5内存模组的高速率和安全要求。
　　第二，该芯片还可以作为I2C/I3C总线集线器，一端连接系统主控设备（如CPU或基板管理控制器（BMC）），另一端连接内存模组上的本地组件，包括RCD、PMIC和TS，是系统主控设备与内存模组上组件之间的通信中心。在DDR5规范中，一个I2C/I3C总线上最多可连接8个集线器（8个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定了一个特定的地址代码，支持唯一地址固定寻址。
　　第三，该芯片还内置了温度传感器（TS），可连续监测SPD所在位置的温度。主控设备可通过I2C/I3C总线从SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管理，提高系统工作的稳定性。
　　温度传感器（TS）
　　我们与合作伙伴共同研发了DDR5高精度温度传感器（TS）芯片，该芯片符合JEDEC规范，支持I2C和I3C串行总线，适用于DDR5服务器内存模组（如RDIMM、LRDIMM和MRDIMM）。TS作为SPD芯片的从设备，可以工作在时钟频率分别高达1MHzI2C和12.5MHzI3C总线上；CPU可经由SPD芯片与之进行通讯，从而实现对内存模组的温度管理。TS是DDR5服务器内存模组上重要组件，通常一条内存模组配置2颗TS。
　　电源管理芯片（PMIC）
　　我们的DDR5电源管理芯片（PMIC）符合JEDEC规范，其作用主要是为内存模组上的其他芯片（如DRAM、RCD、DB、SPD和TS等）提供电源支持，CPU可经由SPD芯片与之进行通讯，从而实现电源管理。
　　2．PCIe/CXL互连芯片
　　（1）PCIeRetimer芯片
　　PCIeRetimer芯片是适用于PCIe高速数据传输协议的超高速时序整合芯片。近年来，随着PCIe协议从3.0（8GT/s）发展至4.0（16GT/s）、5.0（32GT/s），并逐步迈向6.0（64GT/s）和7.0（128GT/s），数据传输速率的不断翻倍带来了显著的信号衰减和参考时钟时序重整问题，这些问题极大地限制了PCIe协议在下一代计算平台的应用范围，促使行业加大对高速电路与系统互连设计的优化需求，同时也推动了在超高速传输环境下保持信号完整性的研发工作。
　　为了补偿高速信号的损耗、提升信号质量，超高速时序整合芯片（Retimer）应用而生。目前，PCIeRetimer芯片已成为高速电路中不可或缺的重要器件，尤其在数据中心的数据高速、远距离传输场景中，可有效解决信号时序不齐、损耗严重、完整性差等问题。
　　PCIeRetimer芯片采用先进的信号调理技术，能够补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能PCIe互连解决方案。我们量产的PCIeRetimer产品组合包括PCIe4.0Retimer及PCIe5.0/CXL2.0Retimer。其中，PCIe4.0Retimer芯片符合PCIe4.0基本规范，支持16GT/s的传输速率，可补偿高达28dB的信道损耗；PCIe5.0/CXL2.0Retimer符合PCIe5.0和CXL2.0基本规范，支持32GT/s的传输速率，可补偿高达36dB的信道损耗，支持业界主流封装，其功耗、传输延时等关键性能指标达到国际先进水平，并已与CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。报告期内，我们推出了PCIe6.x/CXL3.xRetimer芯片，支持64GT/s的传输速率，采用PAM4SerDes技术，支持高达43dB的链路预算，可用于通用及AI服务器、有源线缆（AEC）和存储系统等典型应用场景。
　　在人工智能时代，AI服务器需求迅猛增长，PCIeRetimer芯片的重要性日益突出。以配置8块GPU的典型AI服务器为例，通常需要8至16颗PCIeRetimer芯片；部分国产AI服务器为满足扩展的需求，配置了24颗PCIeRetimer芯片。随着AI服务器需求量持续攀升，以及PCIe协议传输速率不断升级，PCIeRetimer芯片的市场空间也将进一步扩大。
　　（2）CXLMXC芯片
　　MXC芯片是一款CXL内存扩展控制器芯片，属于CXL协议所定义的第三种设备类型。该芯片可为CPU及基于CXL协议的设备提供高带宽、低延迟的高速互连解决方案，实现CPU与各CXL设备间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本（TCO）。
　　MXC芯片主要应用于内存扩展及内存池化领域，为内存AIC扩展卡、背板及EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足云计算、人工智能等数据密集型应用日益增长的需求，典型应用场景如下：
　　MXC芯片目前的产品应用形态主要有两种：EDSFF模组、AIC（AddInCard）连接标准DDR5/4内存模组。
　　2022年5月，我们发布了全球首款CXLMXC芯片，并支持三星电子、SK海力士等内存厂商推出相关CXL内存产品，加速下一代存储器解决方案的商用化进程。目前，我们的MXC芯片已顺利通过CXL联盟的数十项严苛测试，列入CXL1.1和CXL2.0的合规供应商清单，保持在该领域的领先地位。报告期内，我们推出了CXL3.1MXC芯片，采用自研的PCIe6.2物理层接口，支持最高64GT/s的传输速率(x8通道)，内置双通道DDR5内存控制器，支持速率高达8000MT/s。我们与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴共同合作，以推动CXL技术获得更广泛的应用。
　　人工智能、云计算的快速发展，对突破内存瓶颈提出了迫切需求，推动业界加快部署内存扩展、内存池化等CXL技术的典型应用。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与CPU的高效协作，可显著提升AI训练和推理效率，并提供低延迟、高带宽的数据传输；同时，CXL技术支持内存扩展和内存共享，为AI应用提供更大容量、更灵活调配的内存资源。因此，CXL内存将成为人工智能时代最具前景的内存解决方案之一。
　　3．时钟芯片
　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。时钟芯片为不同的芯片和功能模块提供统一的时序基准，确保系统各部件的协调、稳定运行。对于数据处理速率与准确度需求较高的应用场景，时钟系统通常以独立芯片或模块的形式存在。时钟芯片主要包括时钟发生器芯片、时钟缓冲芯片、去抖时钟芯片、振荡器及实时时钟芯片（RTC）等。
　　我们推出了时钟发生器芯片、时钟缓冲芯片和展频振荡器（即支持展频功能的差分振荡器）。其中时钟发生器产品支持最高4路独立差分输出，提供高精度时钟源；时钟缓冲器具备4至10路可扩展输出，实现信号无损分配；展频振荡器在提供高精度时钟源的同时，可通过展频功能有效抑制电磁干扰（EMI），提升系统稳定性。我们的时钟芯片采用先进的数模混合架构，实现业界领先的超低输出相位噪声，每个输出通道均支持独立配置I/O类型、驱动能力、电压值、输出频率及展频参数，可精准匹配不同接收端的需求，显著提升信号完整性，同时降低系统功耗与设计复杂度。
　　随着AI算力的迅猛增长、5G通信的持续升级及工业自动化的不断深化，市场对时钟信号的精度与稳定性要求日益严格。我们的时钟芯片产品凭借高可靠性、低抖动和广泛适配能力，已成功通过多家头部客户的测试验证，未来将广泛应用于AI服务器与数据中心、通信基础设施、工业控制设备、消费电子及汽车电子等领域。
　　津逮产品线
　　我们的津逮产品线主要包括津逮CPU及数据保护和可信计算加速芯片等。该产品线具备芯片级实时安全监控功能，可在信息安全领域发挥重要作用，为云计算数据中心提供更为安全、可靠的运算平台。此外，该产品线还融合了先进的异构计算与互联技术，可为大数据及云计算时代的各种应用提供强大的综合数据处理及计算力支撑。
　　1．津逮CPU
　　津逮CPU是一系列具有预检测、动态安全监控功能的x86架构处理器，适用于津逮或其他通用的服务器平台。我们先后推出了第一代至第六代津逮CPU，以更好满足用户对安全可靠算力日益提升的需求。
　　2019年5月，公司发布第一代津逮CPU；2020年8月，公司发布第二代津逮CPU；2021年4月，公司发布第三代津逮CPU。2022年10月，公司第三代津逮CPU系列产品通过了VMware公司的产品兼容性认证，达到VMwareESXi7.0U3虚拟化平台的通用兼容性及性能、可靠性要求，满足用户的关键应用需求。2023年1月12日，公司发布第四代津逮CPU。2023年12月18日，公司发布第五代津逮CPU。2024年6月，公司发布全新第六代津逮能效核CPU。
　　2025年8月，我们发布了第六代津逮性能核CPU，单颗CPU最高支持86个高性能核心和172个线程，最大三级缓存容量达336MB，内存子系统采用8通道DDR5架构，最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM，显著提升内存带宽与扩展能力，在I/O方面，提供88条PCIe5.0通道，并兼容CXL2.0协议，为GPU、FPGA等加速器提供卓越的连接带宽。
　　2．数据保护和可信计算加速芯片
　　我们的数据保护和可信计算加速芯片采用公司自主创新的Mont-TSSE可信安全系统扩展架构和技术，将硬件级数据加解密和平台可信度量两大核心功能融合于单一芯片之上。芯片内部集成了高速加解密、安全SoC和硬件信任根（HRoT）三个子系统。
　　该芯片硬件支持SM2/3/4、SHA-256/384/512、AES、RSA、ECC等商密算法和国际主流加解密算法加速，可广泛应用于对数据保密性、完整性要求极高的场景，如AI训练和推理、分布式数据存储、零信任架构等。芯片内置多个真随机数发生器(TRNG)，搭配PCIe5.0×8高速接口，可提供高达160Gbps的吞吐量，多颗芯片集成可实现加密处理能力倍增，从而为数据中心提供高性能加解密算力支持，助力商密算法在数据中心落地应用。
　　该芯片广泛兼容多项可信计算标准，具备出色的泛在可信优势。芯片符合TPM、TCM和TPCM等可信计算标准，遵从商密GM/T0008-2012、GM/T0012-2020、GM/T0028-2014等多项设计、测试、接口标准，并兼顾FIPS-140设计要求和NISTSP800-193固件安全标准，支持MCTP/SPDM芯片可作为硬件信任根(HRoT)使用，满足可信平台3.0规范的需求，保障服务器、台式机、嵌入式终端、加速卡（AI卡）等各类设备启动运行期间的平台安全。
　　该芯片可用于解决数据中心等高并发数据加解密运算的需求，同时因为其具有低功耗特点，也适用于端侧、边缘侧、嵌入式系统中对数据和平台安全有需求的场景。
　　津逮产品主要针对中国本土市场，截至目前，已有多家服务器厂商采用津逮产品，开发出了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的数据、信息安全保驾护航。
　　(二)主要经营模式
　　我们是一家集成电路设计企业，自成立以来公司经营模式均为行业里的Fabless模式，该模式下，我们专注于从事产业链中的集成电路设计和营销环节，其余环节委托给晶圆制造企业、封装和测试企业代工完成，由公司取得测试后芯片成品销售给客户。
　　在Fabless模式下，产品设计与研发环节属于我们经营的核心，由多个部门参与执行。芯片的生产制造、封装测试则通过委外方式完成，因此公司需要向晶圆制造厂采购晶圆，向封装测试厂采购封装、测试服务。
　　(三)所处行业情况
　　1.行业的发展阶段、基本特点、主要技术门槛
　　我们是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，云计算、AI计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。
　　我们的内存接口及模组配套芯片、PCIeRetimer芯片、MXC芯片、CKD芯片等属于高速互连芯片领域。高速互连芯片是支撑数据中心、服务器及计算机实现高速数据交互的必备芯片，主要解决智能算力系统持续升级背景下各类数据传输的瓶颈。高速互连芯片适配多种标准化通信协议，通过信号处理、架构优化等方式，保障数据在各系统间高效、可靠传输。
　　按技术类别区分，高速互连芯片主要分为三大类：内存互连芯片、PCIe/CXL互连芯片和以太网及光互连芯片等。其中，内存互连芯片包括内存接口及模组配套芯片，主要用于提升内存数据访问的速度及可靠性；PCIe/CXL互连芯片包括PCIeRetimer、PCIeSwitch、CXLMXC、CXLSwitch等芯片，主要用于数据中心和服务器单机多卡连接、内存池化、内存扩展等；以太网及光互连芯片包括EthernetRetimer/Switch、oDSP、NIC、硅光芯片等，主要用于数据中心集群组网等长距离、高带宽的互连方案。
　　（1）全球服务器及PC市场行业情况
　　高速互连芯片以服务器领域为主要应用场景，在PC领域亦有部份应用。
　　AI服务器对高速互连的需求与日俱增，成为驱动高速互连芯片市场扩容的关键动力。根据行业相关数据，全球AI服务器出货量从2020年的50万台激增至2024年的200万台，年均复合增长率为45.2%；展望未来，其出货量将进一步从2025年的250万台增长至2030年的650万台，年均复合增长率为21.2%。AI服务器需求的增长主要由大模型训练、推理等需求驱动，多芯片集群架构需高带宽、低延时互连支撑海量数据交互，直接拉动PCIe/CXL互连芯片、以太网及光互连芯片的需求，同时推动对更大容量及更高带宽系统主内存的需求。随着AI服务器向“多卡互连+高速协议”架构升级，支持PCIe6.0、CXL3.0等新一代标准的高速互连芯片需求将持续攀升。通用服务器市场需求较为平稳，但同时也需要高速互连芯片来提升数据访问稳定性，其增速虽不及AI服务器，仍是相关市场的重要支撑。
　　全球PC出货量总体呈平稳增长趋势，2024年出货量为2.59亿台，未来预计出货量将从2025年的2.63亿台增长至2030年的2.98亿台，年均复合增长率2.5%。
　　（2）内存模组行业情况
　　内存模组是计算机架构的核心组成部分之一，主要作为CPU与硬盘的数据中转站，用于临时存储数据，其存储和读取速度远高于硬盘。根据应用领域不同，内存模组可分为以下几类：①服务器内存模组，目前主要包括RDIMM和LRDIMM等类型，随着服务器数据存储和处理负载的不断增加，对服务器内存模组的稳定性、纠错能力以及低功耗的要求也日益提高；②普通台式机、笔记本内存模组，主要类型为UDIMM、SODIMM等。全球DRAM市场中，90%左右的市场份额由三星电子、海力士及美光科技占据，这三家公司也是公司内存接口芯片及内存模组配套芯片的主要下游客户。
　　内存模组的发展遵循清晰的技术升级路径，相关标准由JEDEC组织定义，涵盖内存模组的组成构件、性能指标和具体参数等。近年来，服务器内存模组行业正经历从DDR4世代向DDR5世代的切换，目前DDR5第一、第二、第三子代内存产品已实现量产，JEDEC已完成DDR5第四、第五子代标准制定，并正在推进第六子代产品标准的制定。为满足传输速率提升及新的产业需求，JEDEC还陆续定义了多种新型内存模组架构，例如用于服务器的MRDIMM，以及用于台式机/笔记本电脑的CUDIMM、CSODIMM、CAMM、LPCAMM等。目前，JEDEC正在开展对DDR6相关标准的讨论。
　　内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分。随着支持更高速率DDR5的CPU的持续迭代，DDR5内存模组的渗透率将提升，同时其子代的更新迭代也将持续推进。
　　根据弗若斯特沙利文的数据，2020年至2024年，服务器内存模组出货量从1.58亿根增长至1.7亿根；到2030年预计将攀升至3.07亿根，2025年至2030年间的年均复合增长率约为10.8%，呈现良好增长态势。从市场结构上看，服务器内存模组正加速向DDR5世代迈进：DDR5从2021年开始在下游应用，到2024年渗透率已超过50%，预计在2025年将超过85%。同时，DDR6内存模组有望在2029年前后实现商业化应用，为市场注入新的增长动力。
　　驱动服务器内存模组需求量增长的核心因素，在于全球服务器出货量的增长，以及单台服务器内存模组配置数量的增加。AI服务器的崛起，进一步推动了市场需求。由于AI服务器对内存容量的需求显著增加，须配置更多的内存模组，通常一台典型AI服务器配置的内存模组数量是通用服务器的2倍左右，因此，随着AI技术在各行业的广泛应用，AI服务器渗透率持续提升，将直接推动服务器内存模组整体需求增速高于服务器增速，进而为内存互连芯片市场带来广阔的发展空间。
　　（3）内存互连芯片行业情况
　　内存互连芯片包括内存接口芯片、内存模组配套芯片等。内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。
　　从2016年开始，DDR4技术进入成熟期并成为内存市场的主流技术。为了实现更高的传输速率和支持更大的内存容量，JEDEC进一步完善了DDR4内存接口芯片的技术规格，增加了多种功能以支持更高速率和更大容量的内存。在DDR4世代一共有四个子代产品，每一子代内存接口芯片的最高传输速率不断提升，其中最后一个子代产品支持的最高传输速率达到3200MT/s。随着DDR5内存技术的成熟和商用，DDR5已经取代DDR4成为市场主流产品。相比DDR4最后一个子代产品，DDR5内存接口芯片采用了更低的工作电压（1.1V），并在传输效率和可靠性上进一步提升。根据JEDEC公布的信息，DDR5内存接口芯片已经规划了六个子代，前五个子代产品支持速率分别是4800MT/s、5600MT/s、6400MT/s、7200MT/s、8000MT/s，最后一个子代支持速率预计将达到9200MT/s。通过持续的技术创新，以实现更高的传输速率和支持更大的内存容量，将是内存接口芯片行业未来发展的趋势和动力。
　　在DDR5世代，根据JEDEC定义，服务器内存模组除了需要内存接口芯片之外，还需要配置三种配套芯片：一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机和笔记本电脑的内存模组（UDIMM、SODIMM）则需要配置两种配套芯片：一颗SPD芯片和一颗PMIC芯片。
　　随着技术的发展，内存互连领域衍生出新的接口芯片种类，包括用于服务器新型高带宽内存模组MRDIMM的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片：
　　在服务器端，随着人工智能和大数据分析等应用快速发展，处理器内核数量日益增多，对内存带宽的需求急剧增长，JEDEC制定了新型高带宽内存模组多路复用双列直插内存模组MRDIMM（MultiplexedRankDIMM）的相关技术标准。根据JEDEC公布的信息，DDR5MRDIMM通过创新设计提高了数据传输速率和整体系统性能。多路复用允许将多个数据信号组合并通过单个通道传输，从而在不增加额外物理连接的情况下提升带宽，实现无缝带宽升级，使数据速率超过同期的DDR5RDIMM。其特性包括：①平台与RDIMM兼容，提供灵活的用户带宽配置；②采用标准的DDR5DIMM组件(包括DRAM、外形尺寸、引脚分布、SPD、PMIC和TS)，便于推广；③利用RCD/DB逻辑处理能力实现高效的I/O扩展；④借助现有的LRDIMM生态系统进行设计和测试。MRDIMM未来将持续迭代升级，第一子代MRDIMM支持8800MT/s速率，第二子代MRDIMM支持12800MT/s速率，正在定义的第三子代MRDIMM支持的速率预计实现16000MT/s。MRDIMM需要搭配1颗MRCD和10颗MDB芯片，其设计复杂度和速率要求高于普通的RCD和DB芯片。
　　在PC端，随着DDR5传输速率持续提升，到DDR5中期，原本无需信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要配备一颗CKD芯片，对内存模组的时钟信号进行缓冲和重新驱动，从而提高时钟信号的完整性和可靠性。JEDEC已制定了CUDIMM和CSODIMM内存模组相关标准，包括CKD芯片标准，将应用于支持6400MT/s及以上内存速率的台式机和笔记本电脑。
　　根据弗若斯特沙利文的数据，内存互连芯片市场规模从2020年的7.68亿美元增长至2024年的11.68亿美元，预计未来将进一步从2025年的15.79亿美元增长至2030年的50.05亿美元，期间年均复合增长率高达25.9%。2024年，中国占全球市场20%的份额，预计到2030年将占约30%。
　　（4）PCIe互连行业情况
　　PCIe协议是一种高速串行计算机扩展总线标准，自2003年诞生以来，其互连技术在近几年发展迅猛，传输速率基本每3-4年翻倍增长，并保持良好的向后兼容特性。从PCIe4.0到PCIe5.0，传输速率已从16GT/s提升至32GT/s；到PCIe6.0和PCIe7.0，传输速率将进一步提升至64GT/s和128GT/s。凭借强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商深度合作，PCIe已成为主流互连接口，全面覆盖了PC机、服务器、存储系统等各种计算平台，广泛服务于云计算、企业级计算、人工智能和物联网等应用场景。
　　PCIe Retimer芯片
　　PCIe Retimer芯片是在PCIe协议升级迭代背景下应运而生的，它主要解决数据中心和服务器在通过PCIe协议进行高速、远距离传输时，面临的信号时序不齐、损耗大、完整性差等问题。
　　随着应用的快速发展，PCIe协议持续迭代更新，传输速率不断翻倍，但服务器的物理尺寸受限于工业标准，变化不大。这导致整个链路的插损预算从PCIe3.0时代的22dB增加到PCIe4.0时代的28dB，并进一步增长到PCIe5.0时代的36dB。业界亟待解决PCIe信号链路的插损问题，以提高信号传输距离。
　　一种解决方案是选用低损PCB，但其成本高昂且难以有效覆盖多连接器应用场景；另一种解决方案是引入链路扩展器件，如PCIeRetimer芯片，通过采用模拟信号和数字信号调理技术及重定时技术，Retimer芯片能够补偿信道损耗并消除抖动影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。相较于其他技术解决方案，Retimer芯片在性能、标准化和生态系统支持等方面具有明显优势，可用于CPU与高速外设（如GPU、AI芯片、SSD卡及网卡等）的互连，适应多连接器应用场景，未来还可以根据系统配置灵活切换至PCIe或CXL模式，更受用户青睐。
　　因此，随着传输速率从PCIe4.0的16GT/s翻倍至PCIe5.0的32GT/s，Retimer芯片的技术优势愈发显著。根据行业发展趋势，到PCIe5.0时代，PCIeRetimer芯片已成为行业主流解决方案。近两年，随着AI服务器需求快速增长，PCIe Retimer芯片已成为AI服务器中的关键部件，其市场规模也随之迅速扩大。
　　PCIe Switch芯片
　　PCIe Switch芯片是一种用于扩展和连接多个PCIe设备的关键组件，可以将有限的PCIe通道分配给更多设备，同时优化带宽分配。
　　PCIe Switch芯片是用于实现高速、低延迟的设备互连的关键组件，其主要功能为：a.扩展接口：可增加PCIE xpress接口数量，让更多设备通过PCIe总线高速通信。如服务器中，当CPU的PCIe通道不足时，PCIe Switch芯片可连接多个设备，例如SSD、网卡、GPU等；b.数据转发：在点到点（P2P）工作模式下，为连接的多个设备进行数据转发，将多个PCIe通道连接到芯片上，实现设备高速连接；c.实现分区功能：相当于以太网Switch里的虚拟局域网（Vlan），可将多台机器连接到同一片PCIe Switch，并进行分区配置，把某些端点设备分配给特定服务器，实现统一管理和灵活分配，避免多个操作系统枚举同一堆PCIe总线内的角色时出现访问地址冲突；d.支持NTB（Non-Transparent Bridge）技术：通过地址翻译实现不同分区或系统中的设备通信。例如传统存储系统中的多个控制器，可利用NTB技术通过PCIe链路直接通信，实现数据和控制信息的同步。
　　PCIeSwitch芯片可以突破主机有限PCIe接口的制约，实现更多设备的高密度PCIe互连，显著提升系统扩展性和资源利用率，在数据中心、云计算、存储系统、网络设备中有广泛的应用，尤其适用于对带宽和延迟敏感的场景。比如在数据中心和云计算中，PCIeSwitch芯片可以连接多块GPU/AI加速卡进行并行计算，也可以构建GPU/AI加速卡集群进行超大规模计算；在存储系统中，PCIeSwitch芯片可以连接大量NVMeSSD，构建高速存储池；在网络设备中，PCIeSwitch芯片可以连接多块100G/400G网卡，管理高速端口的数据转发。
　　AI服务器的快速增长显著拉动了PCIeRetimer芯片和PCIeSwitch芯片的需求。以配置8块GPU的典型AI服务器为例，通常需配备2至4个PCIeSwitch实现拓扑扩展，同时需要8至16个Retimer，以延长CPU与外设间的有效传输距离。目前，根据部分国内8卡GPU服务器的方案，需要24个Retimer芯片。因此，PCIe互连芯片已成为AI服务器中不可或缺的核心器件，其需求量与AI服务器出货量呈正相关。
　　根据弗若斯特沙利文的数据，PCIe互连芯片市场规模从2022年的4.69亿美元快速增长至2024年的22.89亿美元。行业预测显示，未来该市场将持续高速增长，预计2030年市场规模将达到77.61亿美元，2025至2030年间的年复合增长率高达20.1%。2024年，中国占全球市场25%以上的份额，预计到2030年将占30%以上。
　　（5）CXL互连行业情况
　　作为一种新兴的高速互连技术，CXL自推出以来就备受业界关注。随着人工智能、云计算等领域的高速发展，内存扩展、内存池化等CXL技术的典型应用正在受到越来越多厂商的积极部署，以打破内存瓶颈。
　　近年来，CXL技术在数据中心和人工智能领域展现出巨大的应用潜力。在数据中心领域，CXL技术通过高带宽、低延迟的特性，将不同的计算和存储资源进行互连，形成庞大的资源池，可以显著提升数据处理和分析效率，满足现代数据中心对大规模数据处理和分析的需求。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与主处理器的高效协作，可显著提升AI模型训练和推理的速度，实现低延迟、高速的数据传输，从而大幅提高计算效率；同时CXL技术支持内存扩展和内存共享，为AI应用提供更大的内存空间和更灵活的资源分配方式。根据相关服务器厂商测评，CXL内存池化方案在AI推理、向量数据库和内存数据库三个最重要的大内存应用场景中，均有卓越性能表现；CXL内存池化方案为运行更大参数AI模型提供了更高容量和性能的内存支持。
　　CXL协会2024年发布了CXL3.2标准，2025年又继续推出了CXL4.0标准，CXL技术的相关生态也在不断完善：（I）从主流CPU厂商来看，英特尔发布了两款支持CXL2.0协议的CPU（GraniteRapids和SierraForest），AMD发布了支持CXL2.0协议的第五代EPYC处理器，上述CPU平台能支持更多的CXL设备类型，提供更好的安全性和可靠性，适配更多的应用场景；2025年主流CPU厂商也继续推进CXL3.0新平台的内部验证，未来几年数据中心支持CXL技术的服务器平台比例将进一步提升。（II）从内存模组厂商来看，SK海力士和三星电子正在积极研发并量产CXL兼容的内存模块，如三星电子展示了CMM-D2.0模组，并于联想一起完成了128GBCMM-DCXL内存模块的验证，而且计划在2026年推出CMM-D3.0模组。（III）从服务器平台来看，CXLSwitch也开始应用于服务器平台，支持CXL协议的数据传输，可以实现多个节点间的内存和其他设备资源的共享。未来，越来越多的服务器CPU和GPU都将支持CXL接口，这一趋势将显著推动CXL市场的发展，尤其是在数据中心、人工智能和云计算等领域的广泛应用。
　　根据弗若斯特沙利文的数据，2024年CXL互连芯片市场尚处于商业化初期，市场规模约为430万美元，行业预测未来几年该市场将迎来爆发式增长，预计至2030年市场规模将达到17.03亿美元，2025至2030年期间的年均复合增长率高达170.2%。2024年，中国占全球市场25%以上的份额，预计到2030年将占30%以上。
　　（6）时钟芯片行业情况
　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。
　　目前，时钟芯片主要包括时钟发生器、去抖时钟芯片、时钟缓冲芯片和展频振荡器等产品子类。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片；展频振荡器是基于扩展频谱技术的晶体振荡器，通过调制原始时钟信号的频率分布，将能量分散到更宽的频带内，从而降低电磁干扰（EMI）峰值并提升系统稳定性。
　　从市场规模来看，时钟芯片是一个相对成熟、空间较大的市场。根据弗若斯特沙利文的数据，全球时钟芯片市场已进入稳定增长阶段，市场规模从2020年的17亿美元增长至2024年的22亿美元，期间年均复合增长率为5.7%。展望未来，随着AI服务器、高速通信、智能驾驶与工业边缘计算等对高精度时钟的需求持续增长，时钟芯片在系统架构中的价值量将稳步提升。预计至2030年，全球时钟芯片市场规模预计将扩大至30亿美元，2025至2030年间年均复合增长率为5.3%。根据MarketDataForecast的数据，2022年全球时钟芯片的市场规模合计为20.3亿美元，预计到2027年可达到30.2亿美元。
　　目前，高性能时钟芯片国产化程度较低，主要市场份额被少数几家海外厂商占据，国产替代空间广阔。比如单台服务器内一般需要10颗左右的时钟芯片，平均每台中高端仪器仪表使用约4颗时钟芯片。
　　AI已成为服务器技术升级的核心驱动力：一方面，推动互连标准向PCIe5.0及112G切换；另一方面，AEC/AOC等技术的应用也对时钟芯片性能提出了新要求。这两大趋势，共同构成了对高性能时钟芯片的强劲需求。
　　2.公司所处的行业地位分析及其变化情况
　　（1）内存互连芯片
　　内存接口芯片和内存模组配套芯片是JEDEC固态技术协会定义的行业标准产品。我们在该领域深耕二十年，拥有自主知识产权的高速、低功耗技术，可为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，产品获得市场和用户的广泛认可。
　　在产品标准制定方面，我们是全球微电子行业标准制定机构JEDEC固态技术协会的董事会成员之一，在JEDEC下属的若干个委员会及分会中安排员工担任主席或副主席职位，深度参与JEDEC相关产品的标准制定，在该领域拥有重要话语权。我们牵头制定DDR5RCD、MDB及CKD芯片的国际标准，并积极参与DDR5内存模组配套芯片的标准制定。
　　在技术实力方面，我们处于国际领先水平。我们发明的DDR4全缓冲“1+9”架构被JEDEC国际标准采纳，并在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，同时衍生出MRDIMM国际标准。在DDR5世代，我们进一步巩固了技术领先优势。2025年1月，我们推出DDR5第二子代MRCD/MDB芯片，支持速率为12800MT/s；2025年10月，我们的DDR5第四子代RCD芯片成功量产，支持速率为7200MT/s；2025年11月，我们推出新一代用于客户端的DDR5CKD芯片，支持速率为9200MT/s。
　　在市场份额方面，我们在DDR4世代逐步确立了行业领先地位，是全球可提供DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在DDR5世代，我们牵头制定相关产品国际标准，并提供完整的内存接口及模组配套芯片解决方案，继续保持行业领先地位。根据弗若斯特沙利文的数据，2024年内存互连市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额：其中，我们以36.8%的市场份额，排名全球第一。
　　（2）PCIeRetimer芯片
　　PCIeRetimer芯片是适用于PCIe协议的超高速时序整合芯片，其技术实现和协议交互均需符合PCI-SIG联盟制定的标准体系。
　　在PCIe4.0时代，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一；进入PCIe5.0时代，我们成为全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。2025年1月，我们推出了PCIe6.x/CXL3.xRetimer芯片并向客户送样，并于2026年1月发布PCIe6.x/CXL3.xAEC解决方案，同时正在积极推进PCIe7.0Retimer芯片的研发。
　　作为全球领先的PCIeRetimer芯片供应商之一，我们自研的PCIeSerDesIP已成功应用于PCIe5.0/CXL2.0Retimer和PCIe6.x/CXL3.xRetimer芯片中。自研IP带来了良好的整合性，使公司的产品在信道适应能力、传输时延等关键性能指标上处于行业领先水平，此外，我们的PCIeRetimer芯片还提供全方位的遥测功能，能够实现更全面的链路监控和故障诊断，为高可靠性的AI集群应用提供了坚实保障。
　　基于领先的技术实力及优异的产品性能，我们的PCIeRetimer芯片从2024年开始出货快速增长，呈现良好成长态势。根据弗若斯特沙利文的数据，2024年全球PCIeRetimer芯片市场呈现出极高的市场集中度，前两家企业合计占据96.9%的市场份额：其中，我们作为市场的新进入者，以10.9%的市场份额，排名全球第二。
　　（3）CXLMXC芯片
　　CXLMXC芯片是遵循CXL行业标准规范的产品，其设计、功能及互操作性均需通过CXL联盟的严格认证，属于CXL协议所定义的第三种设备类型，主要用于内存扩展和内存池化。
　　2022年5月，我们全球首发MXC芯片，并与多家全球顶级云计算厂商及内存龙头企业开展合作；同年，全球领先内存厂商三星电子及SK海力士先后推出其最新的CXL内存产品，均采用了我们的MXC芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过CXL1.1测试的内存扩展控制器产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了我们的技术实力。2025年1月，我们的MXC芯片入选CXL联盟公布的首批CXL2.0合规供应商清单，同期入选还包括三星电子和SK海力士，其受测产品均采用了我们的MXC芯片。2025年9月，我们推出基于CXL3.1标准的MXC芯片，并已开始向主要客户送样测试。
　　我们将继续深化与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴的交流与合作，紧跟技术前沿，不断推进产品更新迭代，致力于推动CXL生态的成熟完善和CXL技术的广泛应用，并保持公司在的行业领先地位。
　　3.报告期内新技术、新产业、新业态、新模式的发展情况和未来发展趋势
　　（1）报告期内与公司及行业相关的新政策
　　2025年8月，国务院发布《关于深入实施“人工智能+”行动的意见》，以科技、产业、消费、民生、治理、全球合作等领域为重点，深入实施“人工智能+”行动，涌现一批新基础设施、新技术体系、新产业生态、新就业岗位等，加快培育发展新质生产力。
　　2025年9月，工业和信息化部、市场监督管理总局发布《电子信息制造业2025—2026年稳增长行动方案》，方案明确，电子信息制造业2025至2026年主要预期目标包括，规模以上计算机、通信和其他电子设备制造业增加值平均增速在7%左右，到2026年，预期实现营收规模和出口比例在41个工业大类中保持首位，5个省份的电子信息制造业营收过万亿，服务器产业规模超过4000亿元。
　　（2）报告期内行业的新技术及未来发展趋势
　　内存互连技术
　　内存互连技术主要跟随主流CPU及内存模组生态系统的发展而演进。报告期内，DDR5内存模组已取代DDR4成为市场主流产品，其内部子代持续迭代升级，同时，行业正在开展对DDR6内存互连技术相关标准的讨论和制定。
　　①服务器内存互连技术
　　服务器内存互连技术的演进路径及发展趋势如下：
　　在传统内存模组RDIMM方面，内存互连技术遵循JEDEC标准持续演进，各子代产品支持的数据速率在持续提升。例如，DDR5第一子代内存接口芯片支持速率为4800MT/s，到了DDR5第五子代产品，支持速率提升至8000MT/s，而DDR5第六子代产品将达到9200MT/s的速率。
　　在新型高带宽内存模组MRDIMM方面，基于CPU多核化的技术演进，以及AI和高性能计算应用对内存带宽日益增长的迫切需求，高带宽内存互连技术也在迭代升级，新一子代产品支持的数据速率提升显著。其中，第一子代MRDIMM最高支持8800MT/s速率，第二子代产品最高支持12800MT/s速率，预计第三子代产品支持速率将达到16000MT/s。MRDIMM采用LRDIMM“1+10”的基础架构，需要搭配1颗MRCD芯片和10颗MDB芯片，这些新型高带宽内存接口芯片与CPU的数据连接仍为单组内存信号，但是通过采用双倍数据传输速率和时分数据复用技术，能够将两个标准速率的内存数据通道合并后进行倍频传输，其与DRAM的数据连接则扩展为两组独立内存信号，可以在标准速率下对MRDIMM上面两个内存阵列同时操作，实现双倍速率读写。因此，与普通的RCD/DB芯片相比，MRCD/MDB芯片设计难度更高，构造也更为复杂。随着MRDIMM技术逐步成熟以及相关生态日益完善，未来将有更多的服务器CPU支持第二子代MRDIMM，其将为下游应用提供更具性价比的高带宽内存解决方案。
　　②客户端内存互连技术
　　在DDR4世代及DDR5初期，内存接口芯片只用于服务器内存模组，其核心功能是缓冲来自内存控制器的地址、命令及控制信号，从而提升内存数据访问的速度及稳定性，以满足服务器CPU对内存模组日益增长的高性能及大容量需求。由于台式机和笔记本电脑CPU及内存模组之间数据传输量相对较小，因此在这类设备中尚未需要对信号进行缓冲。
　　然而，随着DDR5传输速率持续提升，时钟信号频率越来越高，信号完整性面临瓶颈。当DDR5数据速率达到6400MT/s及以上时，原本无需信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），也需要引入时钟驱动器（CKD），对内存模组的时钟信号进行缓冲和重新驱动，以提高信号完整性和可靠性。DDR5第一子代CKD芯片已于2024年开始在行业规模试用，支持速率可达7200MT/s，主流CPU厂商也发布了支持该产品的客户端CPU。目前，JEDEC已经制定了新一代CKD芯片（支持速率为9200MT/S）的标准，同时积极推动配备该CKD芯片的CUDIMM和CSODIMM标准的进程。
　　此外，JEDEC还制定了尺寸更加紧凑的CAMM和LPCAMM内存模组的相关标准，以满足笔记本电脑等设备的需求。其中CAMM内存模组采用DDR5DRAM颗粒，需配合CKD、SPD和PMIC芯片使用；而LPCAMM内存模组采用LPDDR5DRAM颗粒，需配合SPD和PMIC芯片使用。
　　目前，DDR5相关技术已日臻成熟，相关产品已实现规模商用。为了应对服务器和客户端等应用对高速、大容量、低功耗内存子系统的持续需求，JEDEC组织已经开始对DDR6内存互连技术进行技术讨论和标准制定。公司正深度参与相关技术标准的讨论和制定，并为DDR6内存接口芯片和相关模组配套芯片的研发做好准备。行业预计，DDR6内存模组有望在2029年前后开始规模商用。
　　PCIe互连技术
　　PCIe作为业界广泛采用的高速串行点对点互连标准，已成为CPU、GPU、FPGA和SSD等关键计算设备之间不可或缺的连接桥梁。PCI-SIG持续推动PCIe标准的演进，以满足不断增长的互连需求。
　　AI服务器的快速发展带动PCIeRetimer拓展至高速铜缆领域。高速铜缆主要用于数据中心内部服务器与交换机之间、交换机与交换机之间等短距离互联传输场景，铜缆方案不仅有助于提升数据传输速度和可靠性，还在散热效率、信号传输及成本方面有显著的优势。高速铜缆可以分为无源铜缆（DAC）、有源铜缆（ACC）与有源线缆（AEC）三大类，其中AEC通过在线缆两端加入Retimer芯片实现对信号的放大和再生，相比传统的无源直连铜缆DAC的传输距离更长，同时大幅优化了信号质量。据行业分析，AEC领域既有以太网Retimer，也有PCIeRetimer，目前的应用是以太网Retimer为主。相比以太网Retimer，PCIeRetimer带宽相对较低，但时延相对较小，在推理服务器上可能具备一定优势。
　　PCIe6.0协议将数据传输速率提高了一倍，达到64GT/s，以支持人工智能和机器学习等计算密集型应用，同时保持了向后兼容性。行业预计PCIe6.0在GPU、SSD、CXL领域的应用将快速增长，并进一步扩展到以太网、工业智能化、无人驾驶汽车和物联网(IoT)等新兴领域。
　　2025年，PCI-SIG发布PCIe7.0规范最终版本，新规范将传输速率提升至128GT/s，其主要特点包括：1.通过x16配置可实现高达512GB/s的双向带宽；2.采用PAM4信号和基于Flit的编码技术；3.提高了能效比；4.保持向后兼容性。PCIe7.0标准为下一代AI、机器学习、800以太网、云计算和量子计算等数据驱动型应用提供了强大的支持。
　　CXL互连技术
　　CXL互连技术可以提升系统间各模块的数据交换效率，解决缓存一致性问题，显著改善多路CPU、CPU与加速器之间的通信能力，降低延迟，实现数据中心CPU和加速器芯片之间的超高速互连，从而提高数据密集型应用程序的性能。
　　作为当前数据中心领域重要标准之一，CXL互连技术其有望催生诸多创新应用，改变现有数据中心的基本架构，从而提升其运行效率并降低运行成本。CXL标准使用PCIe协议作为物理接口，增强了兼容性，通过三种基础协议（CXL.io、CXLcache和CXL.memory）支持具体应用。在CXL1.1规范的初期，有三种应用模式：其一，调用CXL.io和CXLcache，可以使得一些内存不足的智能设备（比如智能网卡）与CPU内存进行交互；其二，调用CXL.io、CXLcache和CXL.memory，可以实现CPU、GPU、ASIC和FPGA等设备间内存的共享，同时解决缓存一致性问题；其三，调用CXL.io和CXL.memory协议，可实现内存扩展及内存池化。
　　2023年11月，CXL联盟发布了CXL3.1规范。该规范对横向扩展CXL进行了结构优化，新增了可信执行环境功能，并改进了内存扩展器。CXL3.1的一项新功能是支持使用全局集成内存（GIM）通过CXL结构进行主机之间的通信，提升系统性能，通过CXL对内存访问直接点对点支持，提高GPU内存使用效率，有利于处理大规模数据集和AI工作负载。此外，CXL3.1还定义了基于端口的路由CXL交换机FabricManagerAPI，使结构管理器成为CXL生态系统的关键，同时，其可信安全协议（TSP）对云服务提供商的多租户虚拟机环境的安全性至关重要。随着CXL技术的发展，未来数据中心的计算节点和内存节点将实现更加快速、高效和灵活的互连。
　　2025年11月，CXL联盟推出了最新的CXL4.0规范。该规范在CXL3.x的基础上将传输速度翻倍，达到PCIe7.0的128GT/s；同时扩展了连接距离，能够最多支持4级Retimer芯片来显著增强信号传输，支持跨机架部署；通过引入捆绑端口的概念允许将多个物理CXL端口聚合成一个逻辑实体，提升总带宽。针对当前AI/HPC工作负载的极端带宽需求，跨机架远距离传输的痛点，以及不断提升的CXL内存RAS的要求，CXL4.0都提供了相应的解决方案，成为未来数据中心互连技术的重要选择之一。
　　二、经营情况讨论与分析
　　我们是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。2025年，受益于AI产业趋势，行业需求旺盛，我们的互连类芯片出货量显著增加，推动公司2025年度经营业绩较上年度实现大幅增长，多项财务指标再创历史新高。报告期内公司具体经营情况如下：
　　（一）经营业绩大幅增长，发展质量持续提升
　　报告期内，我们积极把握AI产业趋势带来的行业机遇，加大研发创新与市场拓展，凭借核心技术优势实现经营业绩大幅增长，发展质量持续提升。2025年度，公司实现营业收入54.56亿元，较上年度增长49.9%，毛利率为62.2%，较上年度提升4.1个百分点；实现归属于母公司股东的净利润22.36亿元，较上年度增长58.4%；实现归属于母公司股东的扣除非经常性损益的净利润20.22亿元，较上年度增长62.0%。公司的净利润率为41.0%，较上年度提升2.2个百分点；经营活动产生的现金流量净额为20.22亿元，连续四年增长，彰显公司强劲的盈利能力与稳健的经营质量。
　　2025年度，我们的互连类芯片产品线实现销售收入51.39亿元，较上年度增长53.4%，产品线毛利率为65.6%，较上年度提升2.9个百分点，主要原因是毛利率较高的产品销售收入占比增加；津逮产品线实现销售收入3.08亿元，较上年度增长10.2%。
　　2025年度，我们的营业收入、互连类芯片销售收入、归属于母公司股东的净利润、归属于母公司股东的扣除非经常性损益的净利润、经营活动产生的现金流量净额均创公司年度历史新高。
　　2025年度，公司股份支付费用为4.31亿元，该费用计入经常性损益，对归属于母公司股东的净利润影响为4.12亿元（已考虑相关所得税费用的影响）。因此，2025年度剔除股份支付费用影响后的归属于母公司股东的净利润为26.47亿元，较上年度增长81.0%；剔除股份支付费用影响后的归属于母公司股东的扣除非经常性损益的净利润为24.33亿元，较上年度增长87.3%。
　　2025年第四季度，我们实现营业收入13.99亿元，同比增长31.0%，其中：互连类芯片产品线销售收入13.06亿元，同比增长34.4%，产品线毛利率为67.8%，较第三季度提升2.1个百分点；实现归属于母公司股东的净利润6.03亿元，同比增长39.1%；实现归属于母公司股东的扣除非经常性损益的净利润5.54亿元，同比增长48.0%。
　　（二）DDR5快速渗透及新品逐步应用，保持内存互连领域领先地位
　　1.持续推进DDR5下游渗透及子代升级迭代
　　2025年全球AI产业快速发展，带动服务器市场需求持续高涨，DDR5在下游的渗透率快速提升，内部子代持续迭代。我们作为内存互连芯片行业的领跑者和DDR5RCD芯片国际标准的牵头制定者，在DDR5世代的竞争中持续保持全球领先地位。
　　报告期内，我们精准把握DDR5迭代升级与AI驱动的产业机遇，持续推进产品创新与升级。我们的DDR5RCD芯片出货量在报告期内大幅增长。在DDR5内部子代迭代进程中，我们的第三子代RCD芯片规模出货，同时已量产支持7200MT/s速率的第四子代RCD芯片。2025年下半年，我们的DDR5第三子代RCD芯片销售收入已超过第二子代产品，在新子代产品的商业化进程方面行业领先。凭借卓越的技术实力以及产品出色的稳定性和可靠性，我们精准把握DDR5迭代升级的产业机遇，进一步巩固行业领先优势。在DDR5相关产品强劲增长的推动下，报告期内我们的互连类芯片产品线实现销售收入51.39亿元，较上年度增长53.4%，毛利率为65.6%，较上年度提升2.9个百分点，产品竞争力持续增强。
　　2.引领DDR接口技术创新，加速内存互连新品商业化落地
　　基于我们的核心技术——内存接口技术，我们创新研发的内存互连新产品MRCD/MDB芯片以及CKD芯片持续迭代升级，并在报告期内实现规模应用。
　　（1）MRCD/MDB芯片是服务器新型高带宽内存模组MRDIMM的核心逻辑器件，旨在满足AI及云计算等应用场景对内存带宽的高要求。根据JEDEC定义，一根MRDIMM需要标配1颗MRCD芯片和10颗MDB芯片。我们作为全球唯二可以提供DDR5第一子代MRCD/MDB芯片的供应商，于2025年1月推出了第二子代产品，支持速率提升至12800MT/s，较第一子代产品提升45%。从2025年第四季度开始，我们的第二子代MRCD/MDB芯片出货量显著提升，并凭借优异的性能和出色的稳定性获得客户认可，为后续产业规模放量奠定了基础。
　　（2）CKD芯片是PC端内存模组CUDIMM和CSODIMM的关键器件。根据JEDEC定义，当DDR5数据速率达到6400MT/s及以上时，PC端内存模组需采用一颗专用的CKD芯片对时钟信号进行缓冲和重新驱动，以满足高速时钟信号的完整性和可靠性要求。我们继2024年在业界率先试产DDR5CKD芯片（支持速率为7200MT/s）之后，于报告期内推出新一代CKD芯片，支持速率高达9200MT/s，可为下一代高性能PC提供关键技术支撑。2025年CKD芯片的行业渗透率进一步提升，我们的产品量出货快速增长。
　　作为DDR5RCD、MDB及CKD芯片国际标准的牵头制定者，我们引领内存互连相关技术的创新，并通过优异的产品质量和技术支持，持续保持行业领先地位。
　　（三）依托扎实技术积累拓展产品矩阵，提升PCIe/CXL互连领域综合竞争力
　　1．PCIeRetimer芯片呈现良好成长态势
　　PCIeRetimer芯片是AI服务器的核心高速互连组件，主要用于AI服务器、有源线缆（AEC）、NVMeSSD、Riser卡等场景。以配置8块GPU的典型AI服务器为例，通常需要8至16颗PCIeRetimer芯片，部分国产AI服务器为满足扩展的需求，配置了24颗PCIeRetimer芯片，因此AI服务器出货量的增长将直接驱动该芯片需求攀升。
　　报告期内，我们持续深化市场拓展，凭借领先的技术实力及优异的产品性能，我们的PCIeRetimer芯片呈现良好成长态势。作为全球主要供货PCIe5.0Retimer芯片的两家厂商之一，我们自主研发的SerDes技术为产品的持续迭代提供了坚实支撑。2025年1月，我们推出PCIe6.x/CXL3.xRetimer芯片并向客户送样，2026年1月，我们发布了PCIe6.x/CXL3.xAEC解决方案。目前我们正在积极推进PCIe7.0Retimer芯片的研发。
　　展望未来，随着AI服务器需求持续增长以及PCIe协议传输速率的不断提升，PCIeRetimer芯片的重要性愈发凸显，其应用场景也将进一步拓展，推动市场规模持续扩大。
　　2．稳步推进PCIeSwitch芯片产品研发
　　PCIeSwitch芯片是数据中心、AI加速及存储系统的核心互连组件，通过扩展PCIe拓扑，实现多设备高效通信，解决主机与外围设备间的带宽瓶颈问题。PCIeSwitch芯片与PCIeRetimer芯片的核心底层技术均包括高速SerDes技术，并且两者的客户群体高度重合，直接客户主要包括服务器OEM/ODM厂商，终端用户主要为云计算服务商。在成功自研SerDes技术并实现PCIeRetimer芯片产业化的过程中，我们已积累了深厚的SerDes技术储备与广泛的客户资源，为布局PCIeSwitch芯片奠定了坚实的基础。报告期内，我们正在稳步推进PCIeSwitch芯片工程研发。
　　3．加快CXLMXC芯片产品升级与市场化应用
　　CXLMXC芯片作为CXL协议所定义的第三种设备类型，主要用于内存扩展和内存池化，可有效提升内存容量和带宽，以满足云计算和人工智能等数据密集型应用的需求。报告期内，我们与合作伙伴持续推进CXL技术的商用化进程，已有更多服务器厂商推出基于澜起MXC芯片的CXL内存扩展方案，CXL相关生态正逐步走向成熟。2025年1月，我们的MXC芯片成功入选CXL联盟公布的首批CXL2.0合规供应商清单，同期入选的内存厂商三星电子和SK海力士，其受测产品均采用了我们的MXC芯片，2025年9月，我们推出基于CXL3.1标准的MXC芯片，并已开始向主要客户送样测试。
　　CXL技术作为行业前沿技术，目前正处于蓬勃发展初期。展望未来，随着CXL生态的不断成熟和技术的广泛普及，MXC芯片市场将迎来广阔的发展空间。
　　（四）坚持创新驱动发展，持续强化研发投入与技术实力
　　作为科技创新型企业，我们始终坚持创新驱动发展，持续加大研发投入，以增强公司的核心竞争力。2025年度，我们的研发费用为9.15亿元，同比增长19.9%，占营业收入的比例为16.8%。我们的研发费用自2019年A股上市以来逐年增加。我们的研发技术团队具备国际化视野和卓越的专业能力，截至2025年末，公司研发技术人员为583人，占总人数的比例约为74.4%，其中，具有硕士及以上学历的研发技术人员占比约64%。
　　报告期内，我们取得的研发成果如下：
　　1．互连类芯片产品线：（1）内存互连芯片：DDR5第四子代RCD芯片成功量产，完成DDR5第五子代RCD芯片、第二子代MRCD/MDB芯片、新一代CKD芯片量产版本的研发。（2）PCIe互连芯片：推进PCIe6.x/CXL3.xRetimer芯片量产版本的研发，并将其应用于PCIe6.x/CXL3.xAEC解决方案，同时积极开展PCIe7.0Retimer芯片及PCIeSwitch芯片的工程研发。（3）CXL互连芯片：完成CXL2.0MXC芯片量产版本的研发，完成CXL3.xMXC芯片的工程研发。（4）时钟芯片：完成首批时钟缓冲芯片（ClockBuffer）及展频振荡器的工程研发。
　　2．津逮产品线：发布第六代津逮性能核CPU。
　　3．在知识产权领域，我们新申请40项发明专利，共获得36项授权发明专利；新提交19项集成电路布图设计登记申请，共获得24项布图登记证书。截至2025年末，我们累计获授权发明专利224项、实用新型专利1项、集成电路布图设计登记证书103项以及计算机软件著作权登记证书13项。
　　（五）构建长效回报机制，与股东共享发展成果
　　我们始终秉持“以投资者为本”的发展理念，在兼顾业绩增长和高质量可持续发展的同时，致力于构建长效回报机制，与股东分享企业的成长与发展成果。报告期内，我们实施了2024年度及2025年中期利润分配方案，合计派发现金股利约6.70亿元；2025年度我们的分红预案为每10股派发现金红利人民币3.90元（含税），预计将派发现金股利4.72亿元。除现金分红之外，在报告期内我们还推出两期股份回购计划，其中第一期回购股份用途为员工持股计划/股权激励，该计划已实施完毕，回购金额为2.00亿元；第二期回购股份用途为减少公司注册资本，回购计划的资金总额为2-4亿元，截至2025年末公司已回购2.20亿元。自2019年7月A股上市以来至2025年末，我们累计派发现金红利23.67亿元，累计回购股份金额为14.30亿元。此外，公司不断完善市值管理机制，连续四年将市值纳入高管年度绩效考核体系，进一步引导管理层聚焦公司价值创造与股东利益。
　　我们高度重视投资者关系，致力于构建透明、畅通的沟通机制，促进公司价值的有效传递。凭借在投资者关系方面的优良表现，报告期内我们收获了资本市场多个奖项，包括证券时报“最受机构青睐（科创板）上市公司TOP5榜单”、“投资者关系管理天马奖”，以及中国上市公司协会评定的“上市公司投资者关系管理最佳实践（2024）”、“上市公司2024年报业绩说明会最佳实践”等荣誉。
　　报告期内，我们荣获“2025年福布斯中国创新力企业50强”、“《财富》中国科技50强”。我们首度入选上证50指数成分股，资本市场关注度显著提升。
　　（六）深化国际化战略布局，成功实现H股上市
　　为深化公司国际化战略布局，持续吸引并集聚优秀研发与管理人才，增强境外融资能力，进一步提升全球影响力与核心竞争力，我们依据发展战略与经营需要，在报告期内稳步推进H股发行并在香港联交所上市的相关工作。
　　2025年7月，公司向香港联交所递交H股发行上市申请材料；2025年12月，顺利完成中国证监会境外发行上市备案并通过香港联交所上市聆讯。2026年2月，公司于香港联交所主板正式挂牌上市（股票代码：6809.HK），搭建起A+H股双资本平台，为公司全球化布局与长期可持续发展奠定坚实基础。本次公司H股全球发售获得国际投资者积极认购：在基石投资者方面，我们引入了多家顶级国际长线机构、战略投资人及知名科技专项基金，基石认购比例占公司H股基础发行规模的50%；在锚定投资者方面，我们收到的国际配售订单数量超过500条，订单金额超300亿美元，覆盖倍数超过锚定投资者实际获配金额的60倍，充分体现了全球资本市场对公司发展战略与投资价值的高度认可。
　　三、报告期内核心竞争力分析
　　(一)核心竞争力分析
　　1．持续的创新研发能力与领先的技术优势
　　公司自成立以来，持续专注于技术研发和产品创新。我们拥有自主的集成电路设计平台，覆盖数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术、低抖动时钟设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。
　　（1）在内存互连技术领域，我们以技术创新为基础，发明了DDR4全缓冲“1+9”架构，最终被JEDEC国际标准采纳，该架构在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，并在此基础上衍生出MRDIMM的国际标准。在DDR5世代，我们凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。经过持续不断的技术创新与积累，我们的核心技术在DDR4系列产品原有的基础上，建立了新一代DDR5高速内存接口产品所需的关键设计技术，研发出高速高精度自动化测试技术与测试平台。在DDR5世代，我们继续全球领跑，进一步巩固了我们的技术领先优势。在新技术方面，我们引领行业创新，推出了用于服务器高带宽内存模组的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片，这两款新产品将在未来几年带来广阔的市场增量空间。
　　（2）在PCIe互连技术领域，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一，也是全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。我们自研的PCIeSerDes技术已成功应用于相关产品，自研IP带来了良好的整合性，在产品的时延、信道适应能力方面，我们的产品具有竞争优势。2025年1月，我们推出PCIe6.x/CXL3.xRetimer芯片，并向客户成功送样，该芯片采用了我们自主研发的PAM4SerDesIP，支持低传输时延及高达43dB的链路预算。针对通用及AI服务器、有源线缆（AEC）和存储系统等典型应用场景，我们可提供基于该芯片的参考设计方案、评估板及配套软件等全套技术支持服务。
　　（3）在CXL互连技术领域，我们于2022年5月发布全球首款CXL内存扩展控制器芯片（MXC），相关技术处于国际领先水平，并与全球多家顶级云计算厂商及内存龙头企业开展合作。2023年5月，三星电子推出其首款支持CXL2.0的128GBDRAM，加速下一代存储器解决方案的商用化，我们的MXC芯片被用于该解决方案，是其中的核心控制芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的几十项严苛测试，成为全球首家通过测试的内存扩展控制器产品，与国际知名CPU、存储器厂商的产品在CXL官网并列展示。2025年1月，凭借优异的产品性能和良好的互操作性，我们的MXC芯片上榜首批CXL2.0合规供应商清单，同期入选的还包括内存厂商三星电子和SK海力士，其受测产品均采用了公司的MXC芯片。2025年9月，我们推出基于CXL3.1标准的MXC芯片，并已开始向主要客户送样测试。我们在CXL互连技术领域保持行业领先地位，与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴保持密切的交流与合作，推动CXL技术获得更广泛的应用，并在最终客户端顺利部署CXL方案。
　　我们的核心技术基于自主知识产权，并形成了有规划、有策略的专利布局。截至报告期末，我们已获授权的国内外发明专利达224项。
　　2．行业标准制定先行者
　　作为JEDEC董事会成员并担任若干个委员会主席或副主席职位，我们在制定及建立内存互连国际标准方面发挥着关键作用。我们是DDR5RCD、MDB、CKD三款芯片国际标准的牵头制定者。在该领域，我们通过制定及引领行业标准，已获得了关键的先发优势。内存互连芯片在研发能力与技术专业知识的高准入壁垒，新进入者需要多年的高强度研发才能跟上最新的行业标准、产品迭代升级节奏，同时完成严格的产品验证及资格认证。我们凭借深厚的技术积淀，能够以高规格完成每一代产品解决方案交付，这使我们能够持续占领市场份额，巩固我们在行业中的领先地位。
　　凭借在内存互连方面的深厚技术水平，我们已成功拓展到PCIe/CXL等其他高速互连领域，成为PCI-SIG、CXL、UALink等国际行业联盟的成员，并在新领域实现市场突破。
　　3．领先的市场地位和品牌优势
　　经过20余年的发展和积淀，我们已成为国际知名的芯片设计公司，我们的内存互连芯片和PCIeRetimer芯片已广泛应用于各类服务器和计算机，在行业竞争中处于领先地位。根据弗若斯特沙利文的数据：按收入计算，2024年全球内存互连芯片市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额，我们的市场份额约为36.8%，排名全球第一；2024年全球PCIeRetimer芯片市场中，前两家企业合计占据96.9%的市场份额，我们作为市场的新进入者，2024年产品出货快速增长，市场份额约为10.9%，排名全球第二。
　　我们成立至今获得了多项荣誉，形成了独特的品牌优势。2016年6月，中国电子学会认定公司“低功耗DDR系列内存缓冲控制器芯片设计技术整体技术达到国际领先水平”；同年12月，该项技术及产业化项目荣获“中国电子学会科学技术奖一等奖”；2017年，公司荣获三星电子颁发的“最佳供应商奖”；2018年，公司产品“第二代DDR4内存缓冲控制器芯片”荣获中国芯“年度重大创新突破产品”奖；2018年11月，津逮CPU及其平台采用的“动态安全监控技术”获评第五届世界互联网大会“世界互联网领先科技成果”；2019年5月，公司“高性能DDR内存缓冲控制器芯片设计技术项目”荣获上海市人民政府颁发的“上海市技术发明一等奖”；2020年10月，公司荣获“上海知识产权创新奖”，公司的津逮CPU荣获“中国芯年度重大创新突破产品奖”。2022年4月，公司荣获“第二十三届中国专利优秀奖”。2022年11月，公司获得全球领先的内存和存储厂商美光科技的肯定，荣膺美光科技“杰出性能奖（半导体元器件）”和“杰出质量奖（封装&测试材料半导体元器件）”。2023年1月，公司荣获“国家知识产权优势企业”。2023年11月，澜起科技PCIe5.0/CXL2.0Retimer芯片荣获第十八届中国芯“年度重大创新突破产品”，并再次斩获美光科技“杰出供应商表现奖”。2023年12月，公司荣获SK海力士“最佳供应商奖”；凭借在数据中心高速互连芯片领域的持续创新与市场领先地位，我们继2023年首次入选福布斯“2023中国创新力企业50强”榜单，于2025年再度成功入选该权威榜单。2025年，公司被认定为“上海市创新型企业总部”；入选《财富》中国科技50强。这一系列荣誉的获得，充分显示出市场对于澜起科技品牌的认可。
　　4．富有远见且经验丰富的管理及研发团队
　　我们的管理及核心研发团队由经验丰富、富有远见的领导者组成，在互连解决方案的创新及研发方面拥有深厚的专业知识。
　　我们的创始人杨崇和博士及StephenTai先生在集成电路设计及研发方面拥有丰富经验，各自拥有逾30年行业经验。杨崇和博士曾在美国国家半导体公司等企业任职，并于1997年与同仁共同创建硅谷模式的集成电路设计公司新涛科技。杨崇和博士于2010年当选美国电气和电子工程师协会院士（IEEEFellow），积累了丰富的设计、研发和管理经验，于2015年入选全球半导体联盟亚太领袖。杨博士在2019年成为全球微电子行业标准制定机构JEDEC“杰出管理领袖奖”首位获奖者，该奖为JEDEC组织新设立奖项，用于表彰推动和支持JEDEC标准发展的电子行业最杰出的高级管理人士。2022年11月，杨博士被授予IEEE终身院士（IEEELifeFellow）称号，以表彰他多年来在集成电路设计领域做出的杰出贡献。2023年12月，杨博士荣获“安永企业家奖2023中国内地大奖”。2024年10月，杨博士以其在全球芯片设计领域的杰出贡献荣登俄勒冈州立大学工程名人堂，表彰其在工程领域持续、卓越的专业成就和领导力。2025年7月，杨博士凭借其在技术创新与企业治理方面的卓业领导力，荣登福布斯中国最佳CEO榜单。我们的总经理StephenKuong-IoTai先生曾参与创建Marvell科技集团并就任该公司的工程研发总监，拥有逾25年的半导体架构、设计和工程管理经验，因其在科技创新和国际合作方面的杰出贡献，于2025年荣膺上海市“白玉兰荣誉奖”。
　　我们的核心技术人员、研发部负责人常仲元博士曾在IEEE学术期刊和国际会议上发表了论文逾20篇，其中3篇发表于ISSCC会议，并作为第一作者出版了《LowNoiseWidebandAmplifiersinBipolarandCMOSTechnology》。我们核心团队多毕业于国内外著名高校，在技术研发、市场销售、工程管理等领域均有着丰富的阅历和实战经验。公司自成立以来就十分注重人才的培养和创新，目前已培养了数百名在高速、低功耗和数模混合电路设计领域的专业技术人才。目前我们的员工中约74%为研发技术人员，且研发技术人员中约64%拥有硕士及以上学位，为公司持续开展技术创新提供了重要的人才基础。
　　5．显著的行业生态优势与全球化产业化布局
　　凭借在互连解决方案领域二十余年的深耕积累，我们在行业内建立了良好声誉，与AI基础设施生态体系内全球知名企业建立并保持战略合作关系，合作对象涵盖内存模组厂商、服务器OEM/ODM厂商、CPU及GPU厂商、云计算服务提供商等。
　　我们的产品已被主流服务器OEM/ODM厂商广泛采用，其下游客户覆盖云计算及其他云服务提供商。我们的产品获得客户高度认可，多年来持续获得三星电子、SK海力士、美光科技等主要客户颁发的优秀供应商奖项，长期稳定的客户合作关系进一步巩固了我们的行业地位。互连解决方案的性能与可靠性对服务器及AI基础设施至关重要。因此，我们与全球行业头部企业长期稳定、经过验证的合作关系，已成为客户选择供应商的重要考量因素。我们在产品高性能、低功耗、高良率及高品质交付方面的优异表现，获得客户高度认可。根据客户调研结果，2022年至2024年，我们的客户满意度评分连续超过90分（满分100分）。
　　我们与全球领先的CPU及GPU厂商建立长期合作伙伴关系，围绕云计算及AI基础设施，紧密合作开发新一代互连产品。在全球供应链体系内，我们与全球领先的集成电路晶圆制造企业、封装和测试企业深度合作，确保生产并交付满足客户高品质标准的产品。
　　我们不仅扎根中国，还在美国、韩国等地建立了分支机构或办事处，形成全球化布局。我们派驻工程师及销售人员直接对接众多产业巨头，深入了解行业发展所带来的客户需求变化及技术创新趋势。我们通过与全球市场客户及合作伙伴的深度互动，引领行业创新，保持行业领先地位。
　　(二)报告期内发生的导致公司核心竞争力受到严重影响的事件、影响分析及应对措施
　　(三)核心技术与研发进展
　　1.核心技术及其先进性以及报告期内的变化情况
　　（1）核心技术及其先进性
　　我们具备自有的集成电路设计平台，包括数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术、低抖动时钟设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。
　　内存接口相关技术
　　历经二十余年的专注研发和持续投入，我们成为全球少数能够提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一。公司的核心技术完全基于自主知识产权，突破了一系列关键技术壁垒。在DDR4世代，由公司发明的“1+9”分布式缓冲内存子系统框架，突破了DDR2、DDR3的集中式架构设计，创新性采用1颗寄存缓冲控制器为核心、9颗数据缓冲控制器芯片的分布结构布局，大幅减少了CPU与DRAM颗粒间的负载效应，降低了信号传输损耗，解决了内存子系统大容量与高速度之间的矛盾。该技术架构最终被JEDEC采纳，成为DDR4LRDIMM的国际标准，显著提升了公司的国际话语权。进入DDR5世代，“1+9”架构演化为“1+10”，继续作为LRDIMM的国际标准，并进一步衍生出新型高带宽内存模组MRDIMM的国际标准。
　　公司提出了一系列创新电路和算法，有效改善了DDR5内存高速并行总线的信号完整性问题。在电路上，公司发明了高速低噪声收发器，并通过多抽头判决反馈均衡（DecisionFeedbackEqualization，以下简称DFE），补偿远端串扰和均衡码间干扰；在算法上，公司提出面向复杂电磁环境的偏差校准和自适应算法，通过均衡系数自适应的DFE训练算法，增加眼图的电压和时序裕度。此外，公司还提出了自适应电源管理和动态时钟分配等创新技术，显著降低了相关内存接口芯片的功耗。公司的内存接口相关技术已达到国际领先水平，最新发布的DDR5第五子代内存接口芯片可支持的数据速率高达8000MT/s，同时，公司发布的DDR5第二子代高带宽内存接口芯片（MRCD/MDB）可支持的数据速率高达12800MT/s，研发水平保持全球领先。
　　公司经过DDR系列产品的持续不断创新与积累，掌握了DDR5高速内存接口所需的关键设计技术，并开发了高速高精度自动化测试技术与平台，加快了产品设计、全面评估与迭代速度，为DDR5新一子代产品的研发奠定了坚实的基础。
　　SerDes高速串行接口技术
　　SerDes是高速互连领域的重要基础技术，是SERializer（串行器）/DESerializer（解串器）的简称。它是一种主流的时分多路复用、点对点的串行通信技术，能够在发送端将多路低速并行信号转换成高速串行信号，并通过传输介质（光缆或铜缆）传输，最终在接收端将高速串行信号重新转换成低速并行信号。作为多种重要高速传输技术（如PCIe、USB、以太网等）的物理层基础，SerDes广泛应用于服务器、异构计算、汽车电子和通信等领域的高速互连。
　　从PCIe5.0到PCIe6.0，其底层技术SerDesIP的技术框架发生了质的变化，其中最核心的是编码方式由NRZ改变为PAM4。NRZ只有信号振幅高低两个状态表示0和1；而PAM4利用四种不同振幅电平表示00、01、10和11四种状态，因此PCIe6.0SerDes同样的波特率能够让传输速度翻倍（由32GT/s提升至64GT/s）。但是相对NRZ，PAM4在相同的幅度范围内需要容纳四个电平，信号幅度只有NRZ的三分之一，同时信躁比也只有NRZ三分之一。小的信号幅度和低的信躁比会对串扰和电路本身的噪声更加的敏感。因此PCIe6.0相关的SerDesIP难度大幅提升。
　　近年来，我们持续投入SerDes技术的研发并不断取得新突破，为相关新产品的开发提供了技术保障。我们已成功研发数据速率为32GT/s的SerDesIP,并应用于PCIe5.0/CXL2.0Retimer，该产品于2024年获得下游客户规模采购；在此基础上，我们进一步攻克了难度更大的数据速率为64GT/s的SerDesIP，并应用于PCIe6.x/CXL3.xRetimer产品。未来，我们将继续推进SerDes技术的迭代升级，目前在研的PCIe7.0SerDesIP支持速率高达128GT/s。
　　（2）核心技术在报告期内的变化情况
　　①内存接口相关技术
　　报告期内，我们持续投入DDR5内存接口芯片技术的研发及迭代升级，进一步巩固在该领域的行业领先地位。在服务器端，我们完成了DDR5第五子代RCD芯片（支持速率8000MT/s）以及第二子代MRCD/MDB芯片（支持速率12800MT/s）量产版本的研发；在PC端，我们推出了支持9200MT/s速率的DDR5CKD芯片，展现了我们在内存接口技术领域的强大技术实力和快速迭代能力。
　　②SerDes高速串行接口技术
　　报告期内，我们自研的64GT/s的SerDes技术成功应用于PCIe6.x/CXL3.xRetimer芯片，该产品已于2025年1月向客户送样。SerDes技术作为PCIeRetimer芯片的关键底层技术，其研发成功不仅体现了公司在高速串行接口技术领域的深厚积累，也为我们的PCIeSwitch等相关新产品的开发筑牢了技术根基。目前，公司正在研发128GT/s的SerDes技术，并开展PCIe7.0Retimer芯片及高速以太网PHYRetimer芯片等新产品的研发。
　　2.报告期内获得的研发成果
　　（1）互连类芯片产品线
　　内存互连芯片：DDR5第四子代RCD芯片成功量产，完成DDR5第五子代RCD芯片、第二子代MRCD/MDB芯片、新一代CKD芯片量产版本的研发。
　　PCIe互连芯片：推进PCIe6.x/CXL3.xRetimer芯片量产版本的研发，并将其应用于PCIe6.x/CXL3.xAEC解决方案，同时积极开展PCIe7.0Retimer芯片及PCIeSwitch芯片的工程研发。
　　CXL互连芯片：完成CXL2.0MXC芯片量产版本的研发，完成CXL3.xMXC芯片的工程研发。
　　时钟芯片：完成首批时钟缓冲芯片（ClockBuffer）及展频振荡器的工程研发。
　　（2）津逮产品线：发布第六代津逮性能核CPU。
　　3.研发投入情况表
　　4.在研项目情况
　　5.研发人员情况
　　6.其他说明
　　四、风险因素
　　(一)尚未盈利的风险
　　(二)业绩大幅下滑或亏损的风险
　　(三)核心竞争力风险
　　1．产品研发风险
　　集成电路产业发展日新月异，技术及产品迭代速度较快。芯片设计公司需要不断地进行创新，同时对市场进行精确的把握与判断，不断推出适应市场需求的新技术、新产品以跟上市场变化，赢得和巩固公司的竞争优势和市场地位。
　　公司新产品的开发风险主要来自以下几个方面：（1）公司新产品的开发存在周期较长、资金投入较大的特点，在产品规划阶段，存在对市场需求判断失误的风险，可能导致公司产品定位错误；（2）由于公司产品技术含量较高，公司存在对企业自身实力判断失误的风险，主要是对公司技术开发能力的判断错误，导致公司研发项目无法实现或周期延长；（3）由于先发性对于公司产品占据市场份额起到较大的作用，若产品迭代期间，竞争对手优先于公司设计生产出新一代产品，公司有可能丢失较大的市场份额，从而影响公司后续的发展。
　　针对上述潜在风险，一方面，公司将加强对行业新技术、新需求的动态跟踪，加强对市场需求的研判能力；另一方面，公司积极参与各类行业标准组织，参与甚至主导相关新产品标准的制定，从而降低后续产品研发风险。
　　2．人才流失风险
　　芯片设计行业属于技术密集型产业，对技术人员的依赖度较高。凭借公司研发团队多年来的持续努力钻研，公司技术人员的自主开发能力不断增强。公司针对优秀人才实施了多项激励措施，对稳定公司核心技术团队起到了积极作用。但同行业竞争对手仍可能通过更优厚的待遇吸引公司技术人才，或公司受其他因素影响导致公司技术人才流失，将对公司新产品的研发以及技术能力的储备造成影响，进而对公司的盈利能力产生一定的不利影响。
　　针对上述潜在风险，一方面，公司为员工提供丰富的职业发展机会，让员工在企业中获得成长；另一方面，伴随着企业的发展壮大，合理提升员工待遇，实施股权激励在内的多种激励手段，从而吸引和留住优秀人才。
　　3．技术泄密风险
　　通过持续技术创新，公司研发技术平台处于行业内较高水平。自成立以来，公司就十分重视对核心技术的保密，及时将研发成果申请专利，并制定了严格完善的内控制度，保障核心技术的保密性。但存在由于核心技术人员流动、技术泄密，或专利保护措施不力等原因，导致公司核心技术流失的风险。如前述情况发生，将在一定程度上削弱公司的技术优势，对公司的竞争力产生不利影响。
　　公司将持续加强核心技术的保密，及时处理潜在的泄密事件，有效防范技术泄密风险，维护公司的核心技术安全。
　　(四)经营风险
　　1．客户集中风险
　　互连类芯片产品是公司目前主要的利润来源，其中内存接口及模组配套芯片的下游为DRAM市场，直接客户为内存模组厂商。根据行业资料，目前三星电子、海力士、美光科技合计占全球DRAM市场90%以上份额，这导致公司在该产品线的客户集中度也相对较高。如果公司产品开发策略不符合市场变化或不符合客户需求，则公司将存在不能持续、稳定地开拓新客户和维系老客户新增业务的可能，从而面临业绩下滑的风险。同时，由于客户相对集中度高，如果发生客户要求大规模降价、竞争对手恶性竞争等竞争环境变化的情形，公司将面临市场份额波动、收入下滑的风险。
　　为应对客户集中风险，公司坚持以研发创新为核心，持续优化产品结构。公司前期布局的PCIeRetimer、MRCD/MDB、CKD芯片等多款高性能运力芯片，凭借稳定可靠的性能和较高的市场认可度，市场份额显著提升，销售收入快速增长，展现出强劲的市场活力和良好的盈利态势，其中PCIeRetimer芯片的直接客户为服务器OEM/ODM厂商，其收入占比提升将在一定程度上降低客户集中风险。
　　此外，基于公司的战略目标，公司依托自主研发SerDes技术的核心优势，正在积极布局PCIeSwitch等新产品，为客户提供更全面的PCIe/CXL互连芯片解决方案，稳步拓宽公司在该领域的市场空间，进一步提升公司的综合竞争力和市场影响力。
　　2．供应商风险
　　公司为最大程度优化自身产能资源配置，同时考虑经济性原则，采取Fabless模式，将芯片生产及封测等工序交给外协厂商负责。自公司成立以来，公司已与外协加工厂商建立了稳定、良好的协作关系，外协加工厂商严格按照公司的设计图纸及具体要求进行部分工序的作业。采用外协加工的模式有利于公司将资源投入到核心工序、核心技术研究和产品研发中去，以增强核心竞争力。但是公司存在因外协工厂生产排期导致供应量不足、供应延期或外协工厂生产工艺存在不符合公司要求的潜在风险。
　　此外，晶圆制造、封装测试均为资本及技术密集型产业，因此相关行业集中度较高，是行业普遍现象。公司供应商集中度较高。如果上述供应商发生不可抗力的突发事件，或因集成电路市场需求旺盛出现产能紧张等因素，晶圆代工和封装测试产能可能无法满足公司需求，将对公司经营业绩产生一定的不利影响。如果市场环境及供求关系发生变化，造成原材料价格上涨等情形，公司将面临成本上升、毛利率下降等相关经营风险。
　　针对上述风险，公司将进一步加强与供应商的合作与沟通，建立应急处理机制，以降低供应量不足或供应延期的风险；此外，公司将进一步完善供应商备份机制，持续进行市场分析，及时了解原材料价格波动，优化采购策略，降低潜在经营风险。
　　3．产品质量风险
　　公司采用Fabless的运营模式，专注于芯片的设计及研发环节，而芯片的生产制造、封装测试则通过委外方式完成。公司的产品质量一方面取决于公司的研发设计水平，一方面取决于委外厂商的生产管理水平。如果公司产品设计出现缺陷，或委外厂商生产管理水平不足导致发生产品质量事故，将给公司造成直接经济损失，存在赔偿客户以及造成公司订单减少、收入下滑、盈利下降等风险。
　　针对上述风险，公司将持续提升研发设计水平，通过严格的设计验证和测试流程，减少设计缺陷，降低设计相关质量风险。同时，公司将继续执行严格的供应商管理制度，明确产品质量责任划分与承担机制，制定晶圆和封装委外厂商的质量要求和认证制度，加强对其产品质量的规范管理，降低制造相关质量风险。
　　4．存货跌价风险
　　集成电路行业具有周期性，若未来市场环境发生变化、竞争加剧或技术更新导致存货过时，使得产品滞销、存货积压，会对公司的盈利能力产生不利影响。公司存货主要由原材料、委托加工物资、库存商品构成。公司定期对存货进行资产减值测试，截至2025年12月31日，公司的存货账面价值为人民币8.96亿元。
　　公司将定期进行市场分析和竞争态势评估，及时了解市场需求变化，以调整存货采购和生产计划；同时，公司也将进一步加强与客户的合作与沟通，提升存货周转率，并结合行业周期特点优化库存结构，降低存货跌价风险。
　　5.知识产权风险
　　芯片设计属于技术密集型行业，该行业知识产权众多。在产品开发过程中，涉及到较多专利及集成电路布图等知识产权的授权与许可，因此公司出于长期发展的战略考虑，一直坚持自主创新的研发战略，做好自身的知识产权的申报和保护，并在需要时购买必须的第三方知识产权，避免侵犯他人知识产权。但未来不能排除竞争对手或第三方采取恶意诉讼的策略，阻滞公司市场拓展的可能性。同时，也不能排除竞争对手窃取公司知识产权非法获利的可能性。公司将定期进行知识产权风险评估，制订应急预案，以应对潜在的知识产权争议和侵权风险。
　　(五)财务风险
　　（三）财务风险
　　汇兑损益风险
　　公司日常经营的销售采购业务大部分以美元结算，且发生的外币交易在初始确认时，按交易日的上一月的期末汇率折算为记账本位币金额，但在资产负债表日，对于外币货币性项目采用资产负债表日即期汇率折算为记账本位币金额，导致公司汇兑损益金额较大。
　　2025年，公司外汇汇兑损失为人民币4,074.94万元。由于人民币对美元汇率的持续波动，公司存在汇兑损失的风险。
　　针对上述潜在风险，公司将持续完善外汇风险管理政策，保持财务灵活性并加强财务监控以降低汇兑风险对公司的影响。
　　(六)行业风险
　　公司是集成电路设计企业，主要从事集成电路芯片产品的设计、研发及销售，属于集成电路行业的上游环节。集成电路行业是资本及技术密集型行业，随着技术的更迭，行业本身呈现周期性波动的特点，并且行业周期的波动与经济周期关系紧密。如果宏观经济发生剧烈波动或存在下行趋势，将导致行业发生波动或需求减少，使包括公司在内的集成电路企业面临一定的行业波动风险，对经营情况造成一定的不利影响。公司将密切关注行业及市场动态，适时调整经营策略，提高经营质量，增强公司的竞争力和抗风险能力，以降低行业波动对公司经营造成的不利影响。
　　(七)宏观环境风险
　　1．全球贸易摩擦风险
　　报告期内，公司的主要客户、供应商、EDA工具授权厂商大多为境外企业。近年来，全球贸易摩擦频发，虽然目前未对公司的经营情况产生重大不利影响，但鉴于集成电路产业是典型的全球化分工合作行业，如果全球贸易摩擦进一步升级，有可能造成产业链上下游交易成本增加，下游需求受限，上游供给不畅，从而将对公司的经营造成不利影响。假如相关半导体出口管制政策进一步升级，不排除未来对公司业务及相关人员产生不利影响。公司将持续关注相关规则的更新并积极做好应对措施。
　　2．税收优惠政策风险
　　根据相关规定，报告期内公司及其相关子公司享受多项税收优惠政策，包括国家鼓励的重点集成电路设计企业税收优惠、高新技术企业税收优惠等。若未来上述税收优惠政策发生调整，或者公司无法持续享受企业所得税减免优惠政策，则将对公司的经营业绩和利润产生一定程度的影响。公司将持续关注并研究上述税收优惠政策，与相关主管部门保持良好沟通，以有效管理和应对上述潜在风险。
　　3．其他合规风险
　　公司业务面向全球市场，经营活动受到多个国家和地区法律管辖，不同司法辖区在出口管制、贸易合规、反垄断等领域的监管要求存在差异。如果未来相关法律法规发生变化或更新，或公司对境外监管规则理解、执行存在偏差，可能对公司业务开展、市场布局及经营业绩带来一定程度的影响或风险。公司将持续健全合规管理体系，密切跟踪、研究主要业务所在地法律法规及监管政策变化，加强对员工、合作伙伴的合规培训与宣导，强化出口管制、贸易合规、反垄断等重点领域的风险识别与管控，积极主动防范和化解相关合规风险，保障公司业务持续稳健运行。
　　(八)存托凭证相关风险
　　(九)其他重大风险
　　五、报告期内主要经营情况
　　2025年，受益于AI产业趋势，行业需求旺盛，公司的互连类芯片出货量显著增加，推动公司2025年度经营业绩较上年同期实现大幅增长。因此，报告期内公司实现营业收入54.56亿元，较上年度增长49.94%；实现归属于母公司股东的净利润22.36亿元，较上年度增长58.35%。
　　六、公司关于公司未来发展的讨论与分析
　　(一)行业格局和趋势
　　当前，随着人工智能相关技术的快速进步，业界正经历从“计算”向“智算”演进的深刻变革，生成式人工智能（AI）和大语言模型（LLM）未来将重塑科技行业，并深刻影响人们生活的诸多方面。生成式人工智能的快速发展将带动AI服务器市场的高速增长，根据TrendForce预测，2025年预计AI服务器相关的行业价值将增长至3000亿美元，同比增长46.1%，AI服务器将占整个服务器行业总价值的72%以上。
　　在AI产业蓬勃发展的浪潮中，相关基础设施将持续获得强劲动力。AI基础设施主要由三大支柱构成：（1）算力：以GPU、CPU及各类AI加速卡为代表，是执行复杂计算任务的核心，通常构成系统中最关键且成本较高的部分；（2）存力：包括DRAM、NVMeSSD、HBM等各类存储介质，为算力提供高效、可靠的数据存取支持，是AI模型训练与推理的数据基石；（3）运力：指贯穿芯片间、服务器间、集群间乃至数据中心间的多层次互连与通信能力。随着AI基础设施架构日益复杂，运力的作用愈发关键——它需要各类高速互连芯片以确保各组件间高效、稳定、低延迟的协同与数据流动，从而全面提升数据中心的整体效率、可靠性与可扩展性。
　　我们在高速互连芯片领域拥有深厚的技术积累。基于开放的行业标准，我们已成为内存互连领域的市场领跑者，并持续深耕和创新；我们通过自研高速SerDes等关键技术，将优势延伸至PCIe/CXL互连领域。我们的产品致力于突破互连瓶颈，显著提高数据传输速率/带宽、可靠性及系统能效。
　　1．内存互连领域
　　内存互连芯片市场的发展趋势呈现以下两个特点：
　　（1）算力爆发驱动内存容量及带宽需求增长：大模型训练与推理对算力的迫切需求，正持续推高内存容量和带宽升级。以GPT、Deepseek为代表的大模型，参数规模突破万亿级，推动AI服务器内存配置显著升级—－单台典型AI服务器通常需部署超过20条DDR5内存模组，内存容量和数量远超通用服务器。同时，算力的爆发也对内存带宽提出了更高的要求，DDR5第一子代RDIMM支持速率为4800MT/s，第六子代预计突破9200MT/s，而第三子代MRDIMM支持速率将达到16000MT/s。随着技术成熟及生态逐步完善，MRDIMM凭借更高带宽与综合性能，有望取代RDIMM成为AI服务器系统主内存的优选方案，带动MRCD/MDB芯片需求激增。在PC领域同样呈现高速发展态势，DDR5在游戏本和AIPC等高阶终端加速渗透，模组速率逐步迭代至6400MT/s及以上。为了保障高速运行下的信号完整性，预计到2029年至2030年几乎所有的PC内存模组都将标配CKD芯片。
　　（2）技术迭代周期缩短：内存互连芯片技术正沿“协议升级迭代－传输速率提升－芯片功能复杂化”路径加速演进，高速信号处理与低功耗设计等技术成为核心竞争点，内存互连芯片的价值量将持续提升。在服务器领域，DDR4仅经历四个子代迭代，每个子代的迭代周期约为18~24个月；而DDR5预计有六个子代，当前子代迭代周期已逐步缩短至12-18个月，技术迭代节奏较DDR4世代明显提速。
　　我们在内存互连芯片市场的竞争格局及重点发展方向：
　　一方面，我们持续推进DDR5内存接口芯片的升级迭代。当前，DDR5内存以其更高容量和更快数据传输速率的优势，已取代DDR4内存成为市场主流，并持续推进子代迭代。我们的DDR5内存接口及模组配套芯片占据全球市场重要份额。报告期内，我们不仅成功推出DDR5第五子代RCD芯片，还实现了第三子代产品的规模出货以及第四子代产品量产。随着DDR5的持续渗透与子代迭代，我们在传统内存接口芯片领域的行业领先地位将进一步稳固。
　　另一方面，我们正引领内存互连技术的创新并推动新产品落地。随着行业对更高带宽和更快的传输速率内存需求的不断增长，内存互连领域的新技术和新产品应运而生，其中包括用于服务器高带宽内存模组的MRCD/MDB芯片，以及用于客户端内存模组的CKD芯片。报告期内，这两款新产品已于2025年开始在下游规模应用，同时，我们持续推进产品的升级，成功推出了第二子代MRCD/MDB芯片，并发布了新一代支持更高速率的CKD芯片。凭借领先的技术水平和优异的产品性能，我们将充分受益于内存互连行业新技术的快速发展和新产品的广泛应用。
　　我们是DDR5RCD、MDB、CKD三款芯片国际标准的牵头制定者，也是全球内存互连芯片的三家主要供应商之一。因此，在内存互连领域，我们不仅引领了行业创新的方向，还将持续强化在该领域的领先地位。目前，JEDEC组织已经开始对下一代DDR6DRAM及其配套的内存互连技术进行早期技术讨论和标准制定，我们正在深度参与。
　　2．PCIe互连领域
　　PCIe作为现代计算机的核心总线标准，凭借其灵活的拓扑结构、低延迟的架构设计以及出色的兼容性，已成为主机与高速外设之间高速数据传输的基石。PCIe互连芯片市场未来发展的主要驱动因素包括以下几个方面：
　　（1）AI服务器出货量激增，拉动芯片需求放量：随着GPU/AI芯片数量持续攀升、模型规模迅速扩大，对系统带宽及高速互连需求大幅增长，PCIe互连芯片已成为高速设备间互连的关键器件。PCIeSwitch提供扩展或聚合能力，并允许更多的设备连接到一个PCle端口，而PCIeRetimer则用于保障系统的信号完整性与稳定性，提升高速信号的有效传输距离。以配置8块GPU的典型AI服务器为例，通常需配备2至4个PCIeSwitch实现拓扑扩展，同时需要8至16个Retimer，以延长CPU与外设间的有效传输距离。因此，PCIe互连芯片的需求量与该等AI服务器出货量呈正相关。
　　（2）PCIe协议持续迭代升级，拓展应用场景边界：目前PCIe5.0正在逐步成为市场主流，未来还将进一步向PCIe6.0及PCIe7.0演进，PCIe协议每次迭代将带来数据传输速率翻倍，由此驱动两大增长逻辑：一方面，更高速率带来更复杂的信号完整性问题，PCIeRetimer的应用场景从当前的CPU及GPU/AI加速卡/SSD/网卡互连，将延伸至有源线缆（AEC)、边缘计算设备、智能汽车等连接密集型场景；另一方面，协议迭代推动服务器集群组网需求，PCIeSwitch需承担多设备带宽优化与拓扑架构升级任务，在AI推理服务、数据中心高密度部署等场景中重要性持续提升。
　　我们在PCIe互连芯片市场的竞争格局及重点发展方向：
　　（1）PCIeRetimer芯片：我们是全球三家能够提供PCIe4.0Retimer芯片的主要厂商之一，并且在PCIe5.0时代成为全球第二家量产PCIe5.0/CXL2.0Retimer的厂商，同时在该产品中成功应用了自研的SerDesIP。随着AI服务器需求的快速增长以及PCIe5.0生态的逐步完善，全球PCIeRetimer芯片市场迎来了爆发式增长。我们凭借其产品在时延和信道灵活性方面的优异表现，抓住市场机遇，于近两年实现PCIeRetimer出货量的快速增长，市场份额显著提升，成为全球主要供货PCIeRetimer芯片的两家厂商之一。
　　2025年1月，我们推出了PCIe6.x/CXL3.xRetimer芯片，其最高数据传输速率提升至64GT/s，支持低传输时延及高达43dB的链路预算。相较于PCIe5.0，PCIe6.0编码方式由NRZ改变为PAM4，这使得SerDesIP的设计难度显著增加。我们通过持续的技术创新，成功攻克了PCIe6.0SerDes技术，并将其应用到新一代产品中，进一步展现了我们在PCIe互连技术领域的研发实力。2026年，我们推出了PCIe6.x/CXL3.xAEC解决方案，旨在应对数据中心架构从机架内到更复杂的机架间架构的演变，为超大规模数据中心和高性能服务器平台提供高带宽、低延迟的互连。目前，我们正在研发PCIe7.0Retimer芯片，将为PCIe互连性能带来进一步提升，最高数据传输速率将提升至128GT/s。展望未来，我们将持续关注PCIe互连技术的迭代演进，通过不断的技术创新和产品优化，为客户提供更优质、更全面的PCIe互连芯片解决方案，进一步提升在该领域的核心竞争力和市场占有率，为公司在全球市场竞争中奠定坚实基础。
　　（2）PCIeSwitch芯片：除PCIeRetimer芯片之外，AI服务器还需要PCIeSwitch芯片以实现无阻塞、高吞吐率和低延时交换，满足CPU与GPU之间以及GPU与网卡和NVMESSD等外设间的高性能互连需求。基于在PCIeRetimer芯片积累的技术基础及客户资源，我们正在稳步推进PCIeSwitch芯片的研发，并计划于2026年完成工程样片的流片。
　　3．CXL互连领域
　　在人工智能和云计算快速发展的背景下，市场对计算性能和存储容量的需求持续攀升，CXL互连技术凭借其在缓存一致性、低延迟和扩展性方面的优势，正成为支撑大规模算力应用的关键。基于CXL的新型内存解决方案，能够提供高速接口与弹性扩展能力，已展现出显著的市场潜力。CXL互连芯片市场未来成长主要受两大因素驱动：
　　（1）AI领域深度融合，拉动芯片需求：在AI训练和推理中，CXL技术支持GPU和FPGA等加速器与CPU高效协作，实现低延迟、高带宽数据传输，大幅提升计算效率；同时CXL技术支持内存扩展和共享机制，为AI应用提供更大的内存容量和更灵活的资源调配，有效缓解内存带宽瓶颈。作为AI存储与异构计算的关键演进方向，CXL吸引了全球芯片企业加大投入。而CXL互连芯片作为该技术落地的重要载体，在AI领域的需求将持续攀升。
　　（2）系统架构演进及连接复杂度提升，拓宽应用场景：AIGC推动数据中心向万卡级集群演进，芯片、服务器与数据中心间的互连复杂度呈指数级上升，传统互连方案难以满足TB级带宽与百纳秒级延迟的要求，CXL通过内存池化与高速互连实现架构升级：CXLMXC在内存扩展及内存池化方面能显著提升容量和带宽，适应云计算和AI等数据密集型应用；CXLSwitch逐步应用于服务器平台，支持多节点设备的内存和资源共享，优化集群拓扑与资源利用率。在AI推理场景中，HBM因容量限制难以有效支撑持续增大的模型和KV缓存，而CXL的内存扩展和池化能力可以有效弥补这一缺口，提升GPU利用率和整体推理性能。目前，国际主流云服务商已在新型服务器集群中部署CXL内存资源池，单个内存池通常配置16-32颗CXLMXC和2-4颗CXLSwitch芯片。随着此类架构的普及，CXL互连芯片市场将有望迎来爆发式增长。
　　综上，CXL技术通过内存池化实现高效的内存扩展与共享，不仅显著提升GPU集群的算力效率，也有助于降低总体拥有成本，成为下一代数据中心和AI基础设施的关键支撑。
　　我们是CXL互连技术的先行者。2022年，我们全球首发CXLMXC芯片，携手多家内存厂商共同推动CXL内存商业化进程。2023年，我们成为全球首家进入CXL合规供应商清单的MXC芯片厂商。2025年1月，我们再次凭借技术实力进入首批CXL2.0合规供应商清单，同期上榜的三星电子和SK海力士，其受测产品均搭载了我们的MXC芯片；同年9月，我们推出CXL3.0MXC芯片，并已开始向主要客户送样测试。我们凭借深厚的技术积累和持续创新，在产品研发上保持相对领先地位，并通过与产业链伙伴的紧密合作，助力CXL生态系统的完善。2025年11月，CXL联盟发布最新的CXL4.0规范，在CXL3.x的基础上实现传输速度翻倍，达到与PCIe7.0对应的128GT/s。
　　当前，基于CXL的内存扩展应用正日趋成熟，CXL内存池化及共享的相关生态和应用预计将在未来一至两年进一步完善。我们将继续投入CXL互连技术的创新研发，利用先发优势在MXC芯片市场竞争中抢占先机，为AI和数据中心提供更高效、可靠的CXL内存解决方案。
　　(二)公司发展战略
　　我们的战略目标是逐步成长为国际领先的全互连芯片设计公司，重点聚焦于运力芯片领域，通过持续的研发创新，为用户提供丰富多样、具有组合竞争力的高速互连芯片解决方案，助力云计算和人工智能基础设施领域实现更高效与更稳定的数据互连。我们的发展战略包括以下四个方面：
　　1.聚焦研发创新，丰富产品矩阵并拓展业务布局
　　我们将继续通过持续研发创新，专注于开发行业领先的互连解决方案。我们寻求进一步丰富产品矩阵并拓展业务布局，使我们能够提供丰富多样、具有组合竞争力的创新互连类芯片解决方案。该等解决方案将为云计算及AI基础设施提供更高效及稳定的数据传输，为在AI时代下持续拓展我们的业务奠定坚实的基础。为实现上述战略目标，我们将主要从以下三个维度拓展业务布局：
　　（1）内存互连领域：我们将持续投入于DDR内存接口产品的迭代升级，优化产品性能和质量，引领MRCD/MDB、CKD芯片等行业新产品的技术创新，满足市场对数据传送更快、可靠度更高、能效更高的内存互连芯片解决方案的需求，进一步巩固我们在内存互连领域的技术和市场领先地位。
　　（2）PCIe/CXL互连领域：我们将加强SerDes等核心底层技术的研发投入，积极推动PCIe/CXLRetimer、CXLMXC产品的迭代升级和市场拓展，并将持续深化与云服务提供商（CSP）、服务器OEM/ODM厂商、CPU/GPU厂商、DRAM内存厂商的战略合作关系。依托自主研发SerDes技术的核心优势，我们积极布局PCIeSwitch等新产品，为客户提供更全面的PCIe/CXL互连芯片解决方案，稳步拓宽公司在该领域的市场空间，进一步提升我们的综合竞争力和市场影响力。
　　（3）以太网及光互连领域：以太网及光互连是高速互连领域的重要环节，具有广阔的成长空间。我们将充分借助在内存互连及PCIe/CXL互连领域长期积累的技术和资源储备，积极探索适合我们战略布局的新市场，灵活运用自研、合作及/或投资等多种方式，循序渐进、稳步推进我们在以太网及光互连领域的产品布局，为我们的可持续发展注入新的动力。
　　2.坚持以人才为核心，驱动战略发展与管理效能提升
　　我们致力于吸引高水平的研发与管理人才，打造具备国际视野与强大系统工程能力的卓越团队。这一人才战略不仅是我们持续保持技术领先、增强全球竞争力的关键支撑，更是驱动我们长期可持续发展的根本动力。随着我们业务的持续拓展，我们愈发重视人才的战略价值。一方面，我们将聚焦高精尖人才引进，重点强化研发团队，通过拓展专家推荐网络及校园招聘，多渠道精准触达顶尖人才。另一方面，我们将持续推进人才激励计划，激发员工的潜力，构建高效、活力充沛的工作环境，培养具有科技创造力和团队精神的研发人才，为我们的长远发展打造坚实的人才护城河。
　　3.保持技术和市场领先地位，推动互连芯片产业合作发展
　　我们将继续推动高速互连芯片行业技术标准和生态系统的建设与完善。我们的高速互连芯片属于国际标准化组织定义的行业标准品，及/或符合产业联盟的标准规范及标准体系。我们将持续积极参加各类国际标准化组织与产业联盟，并与全球产业伙伴携手合作，深度参与相关产品行业标准的制定，积极探索高速互连技术的发展与创新方向，推动行业技术创新和行业生态完善。基于这些新技术标准和技术方向，我们将持续研发一系列在数据传输速度、可靠性和能效方面表现更优的创新互连芯片，这些产品将在AI时代发挥重要作用，为系统提供更高效可靠的数据传输，助力保持我们的技术和市场领先地位。
　　同时，我们还将携手产业合作伙伴，加速前沿技术与新产品的应用。我们将持续深化与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等行业伙伴的战略合作，以加速我们新产品的客户验证与导入，拓宽业务领域和客户覆盖广度，进一步巩固我们的市场领先地位。通过产品全生命周期的质量管理体系，以及完善的客户服务管理流程，我们将为客户持续提供优质产品和服务。此外，我们将继续加强与供应商的合作，提升我们供应链的稳定性和可靠性。
　　4.探寻投资合作和并购机会，战略性提升外延发展能力
　　我们计划通过研发推动内生高质量增长，同时利用我们的资源积极探索符合战略目标的投资、合作及并购机会。我们将重点围绕互连相关领域各细分赛道中具有深厚技术实力和独特竞争优势的优质目标，通过战略性投资和收购，进一步提升我们的技术实力及拓展产品组合，扩大我们可触达的市场，从而加速我们的增长。
　　(三)经营计划
　　2026年，公司的经营计划和重点工作主要围绕以下几方面展开：
　　1.巩固内存互连领先优势，把握新产品渗透机遇
　　我们将紧密跟踪内存互连芯片市场需求与技术趋势，持续优化产品性能和质量，以巩固我们的市场领先地位。在AI产业浪潮的推动下，全球内存互连芯片市场前景广阔。我们将持续推进DDR5RCD芯片子代迭代，提升第三、第四子代产品出货规模；重点把握MRCD/MDB、CKD芯片等新产品的市场渗透机遇，以卓越的产品表现快速响应客户需求，进一步强化竞争优势。
　　2.拓展PCIe/CXL业务布局，驱动收入持续增长
　　我们将深化与云计算服务商、服务器OEM/ODM厂商以及GPU/CPU厂商的战略合作，加快新一代PCIeRetimer、CXLMXC芯片在更多客户供应链的导入，为后续规模放量奠定基础；同时，我们将进一步加强市场拓展，推动相关产品收入持续增长。我们始终坚持技术驱动，通过为客户提供全面、领先的PCIe/CXL互连解决方案，不断提升公司的综合竞争力和行业影响力。
　　3.深耕高速互连核心技术，不断丰富产品矩阵
　　（1）内存互连领域：作为DDR5RCD、MDB及CKD芯片国际标准的牵头制定者，我们将继续引领并投入内存接口技术的迭代与创新，巩固技术领先优势，具体计划包括：完成DDR5第六子代RCD、第三子代MRCD/MDB芯片的工程研发；积极参与JEDEC组织对DDR6内存接口芯片标准的制定，并启动DDR6第一子代内存互连产品的工程研发。
　　（2）PCIe/CXL互连领域：我们将加强高速SerDes等核心底层技术的研发投入，积极推动PCIe/CXL互连芯片的迭代和新产品研发，具体计划包括：完成PCIe6.x/CXL3.xRetimer、CXL3.xMXC芯片量产版本的研发；完成PCIe7.0Retimer、PCIeSwitch芯片工程样片的流片。
　　（3）以太网互连领域：依托自研的高速SerDes技术与长期积累的客户资源，我们将积极推进高速以太网PHYRetimer芯片的研发，并计划完成工程样片的流片。
　　（4）时钟芯片领域：计划完成首批及第二批时钟缓冲芯片量产版本的研发。
　　4.强化人才体系建设，筑牢创新发展根基
　　2026年2月，我们成功于香港联合交易所主板挂牌上市，成为A+H双平台上市企业，全球化布局与品牌影响力迈上新台阶。未来，我们将依托境内外双资本市场优势，进一步汇聚海内外优秀复合型人才，持续夯实核心人才竞争力。
　　面对技术快速迭代、业务需求日益复杂的发展环境，我们坚持以人才为核心，建立从新人到专家的全周期成长路径，通过体系化课程、重点项目与关键技术攻关，全面提升工程师技术能力与项目管理素养。同时，我们将运用AI工具搭建智能知识库与个性化学习平台，提升人才培养效率与学习体验；通过项目复盘、专题研讨、技术分享与激励机制激发团队创新，打造持续进化的学习型组织。我们将以人才培养、技术赋能与团队建设协同发力，形成人才成长、技术革新、企业发展的良性循环，为公司战略落地与高质量可持续发展提供坚实的人才保障与创新动力。
　　5.深化ESG管理，赋能可持续发展
　　以H股上市为契机，我们将进一步完善ESG管治架构，以满足A+H两地监管合规要求。同时，对标全球报告标准及优秀管理实践范例，逐步提升ESG数据管理规范化水平，持续推进对财务重要性影响议题的量化分析工作，将ESG相关工作进一步融入至公司日常运营中，以可持续发展驱动长期价值增长。 收起▲

　　1.2025年第三季度经营情况　　受益于AI产业趋势，行业需求旺盛，2025年第三季度，公司实现营业收入14.24亿元，同比增长57.22%；实现归属于母公司所有者的净利润4.73亿元，同比增长22.94%；实现剔除股份支付费用后归属于母公司所有者的净利润8.11亿元，同比增长105.78%，环比增长10.96%。互连类芯片产品线销售收入为13.71亿元，同比增长61.59%，环比增长3.78%；互连类芯片产品线毛利率为65.69%，环比增加1.48个百分点。本报告期内，DDR5内存接口芯片子代持续迭代，公司继续保持行业领先地位，其中：DDR5第三子代RCD芯片销售收入首次超过第二子代产品... 查看全部▼

　　1.2025年第三季度经营情况
　　受益于AI产业趋势，行业需求旺盛，2025年第三季度，公司实现营业收入14.24亿元，同比增长57.22%；实现归属于母公司所有者的净利润4.73亿元，同比增长22.94%；实现剔除股份支付费用后归属于母公司所有者的净利润8.11亿元，同比增长105.78%，环比增长10.96%。互连类芯片产品线销售收入为13.71亿元，同比增长61.59%，环比增长3.78%；互连类芯片产品线毛利率为65.69%，环比增加1.48个百分点。本报告期内，DDR5内存接口芯片子代持续迭代，公司继续保持行业领先地位，其中：DDR5第三子代RCD芯片销售收入首次超过第二子代产品，DDR5第四子代RCD芯片开始规模出货。
　　2025年第三季度，公司股价大幅上涨，较第二季度末上涨88.78%（上涨72.80元/股），导致公司当期股份支付费用大幅增长，相关金额为3.53亿元（2024年第三季度为0.11亿元，2025年第二季度为0.90亿元），在考虑相关所得税费用影响的基础上，该费用对归属于上市公司股东的净利润的影响为3.38亿元，因此，2025年第三季度剔除股份支付费用影响后的归属于上市公司股东的净利润为8.11亿元，同比增长105.78%，环比增长10.96%。
　　2025年第三季度，公司营业收入、互连类芯片产品线销售收入、剔除股份支付费用后归属于母公司所有者的净利润均再创公司单季度历史新高，其中：互连类芯片产品线销售收入、剔除股份支付费用后归属于母公司所有者的净利润均实现连续10个季度环比增长。
　　2025年第三季度，公司发布多款新产品：
　　（1）CXLMXC芯片：公司推出基于CXL3.1内存扩展控制器（MXC）芯片，并已开始向主要客户送样测试。该芯片全面支持CXL.mem和CXL.io协议，致力于为下一代数据中心服务器提供更高带宽、更低延迟的内存扩展和池化解决方案。
　　随着云计算资源池化的需求迅猛增长，传统内存架构在带宽和扩展性方面日益成为性能瓶颈，公司的CXL3.1MXC芯片利用CXL内存池化技术，可帮助数据中心用户实现内存资源的弹性分配和高效利用，从而降低总体拥有成本（TCO）。
　　（2）时钟芯片：继时钟发生器芯片去年成功量产后，公司旗下时钟缓冲器和展频振荡器产品已正式进入客户送样阶段。该系列时钟芯片凭借高性能、低功耗及易用性等核心优势，将为高速通信、存储、工业控制等关键领域提供精准、可靠的时钟信号支撑。
　　作为电子系统的“心脏”，时钟芯片产生的脉冲信号是系统运行的基石，其信号质量直接决定了系统的稳定性与可靠性。公司依托在数模混合芯片设计、核心I/O技术和PLL模块等关键技术的深厚积累和技术创新，成功研发出性能达到国际领先水平的时钟芯片系列产品，为多领域电子系统构建从源头到终端的完整时钟树解决方案，赋能系统高效稳定运行。
　　2.2025年前三季度经营情况
　　2025年前三季度，公司互连类芯片出货量显著增加，推动公司经营业绩较上年同期实现大幅增长。公司实现营业收入40.58亿元，同比增长57.83%；实现归属于母公司所有者的净利润16.32亿元，同比增长66.89%；实现剔除股份支付费用后归属于母公司所有者的净利润21.44亿元，同比增长112.46%。
　　2025年前三季度，公司互连类芯片产品线销售收入为38.32亿元，同比增长61.21%，产品线毛利率为64.83%，同比增加2.48个百分点；津逮服务器平台产品线销售收入为2.18亿元，同比增长17.88%。
　　2025年前三季度，公司股份支付费用为5.32亿元，在考虑相关所得税费用影响的基础上，该费用对归属于上市公司股东的净利润的影响为5.12亿元，因此，2025年前三季度剔除股份支付费用影响后的归属于上市公司股东的净利润为21.44亿元，同比增长112.46%。
　　3.MRCD/MDB芯片订单展望
　　截至2025年10月27日，公司预计在未来六个月内交付的DDR5第二子代MRCD/MDB芯片在手订单金额已超过人民币1.4亿元1。
　　1以美元计价的订单按2025年10月27日中国人民银行公布的美元兑人民币中间价汇率1：7.0881进行折算，最终形成的收入金额以公司相关定期报告为准。 收起▲