一、报告期内公司所属行业及主营业务情况说明　　(一)所处行业情况　　（1）公司所属行业及确定所属行业的依据　　公司主营业务为集成电路的封装和测试。根据《中国上市公司协会上市公司行业统计分类指引》，公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。公司业务细分行业为集成电路封装和测试业。　　（2）行业的发展阶段与基本特点　　20世纪70年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的IDM公司逐渐在晶圆制程和封装技... 查看全部▼

　　一、报告期内公司所属行业及主营业务情况说明
　　(一)所处行业情况
　　（1）公司所属行业及确定所属行业的依据
　　公司主营业务为集成电路的封装和测试。根据《中国上市公司协会上市公司行业统计分类指引》，公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。公司业务细分行业为集成电路封装和测试业。
　　（2）行业的发展阶段与基本特点
　　20世纪70年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的IDM公司逐渐在晶圆制程和封装技术方面难以保持技术先进性。为了应对激烈的市场竞争，大型半导体IDM公司逐步将封装测试环节剥离，交由专业的封测公司处理，封测行业变成集成电路行业中一个独立子行业。
　　20世纪90年代，随着全球化进程加快、国际分工职能深化，以及集成电路制程难度的不断提高，集成电路产业链开始向专业化的分工方向发展，逐渐形成了独立的半导体设计企业、晶圆制造代工企业和封装测试企业。在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场大约80%的份额。
　　如今摩尔定律降本收敛，先进封装接棒助力AI浪潮。芯片依靠制程微缩带动单位性能成本的快速下降，带动半导体产业蓬勃发展。芯片制程步入3nm及以下制程，摩尔定律降本效应大幅收敛，先进封装乘势而起。前道制程微缩抑或先进封装均为在单位面积内堆叠更多芯片来获得更强的性能。先进封装内涵丰富，包括倒装焊、扇入/扇出封装、晶圆级封装、2.5D/3D封装、Chiplet等一系列概念，本质均为提升I/O密度。根据Yole数据，2023年全球封测市场规模为857亿美元，其中先进封装占比48.8%。通用大模型、AI手机及PC、高阶自动驾驶的发展均要求高性能算力，先进封装作为提升芯片性能的有效手段有望加速渗透与成长。随着先进封装下游市场如集成电路、光电子器件等的回暖，以及半导体行业整体进入上行周期，中商产业研究院分析师预测，2025年中国先进封装市场规模将超过1,100亿元。
　　(二)主营业务情况
　　公司主要从事集成电路的封装和测试业务，为集成电路设计企业提供集成电路封装与测试解决方案，并收取封装和测试服务加工费。公司封装产品主要包括“高密度细间距凸点倒装产品（FC类产品）、系统级封装产品（SiP）、晶圆级封装产品（Bumping及WLP）、扁平无引脚封装产品（QFN/DFN）、微机电系统传感器（MEMS）”5大类别。下游客户主要为集成电路设计企业，产品主要应用于射频前端芯片，AP类SoC芯片，触控芯片、WiFi芯片、蓝牙芯片、MCU等物联网AIOT芯片、电源管理芯片、计算类芯片、工业类和消费类产品等领域。
　　公司于2017年11月设立，从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向。报告期内，公司全部产品均为QFN、LGA、BGA、FlipChip、Bumping、WLCSP等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）、Bumping/WLP等先进封装领域具有较为突出的工艺优势和技术先进性。
　　公司为了保持先进封装技术的先进性和竞争优势，在技术研发和产品开发布局上，一方面注重与先进晶圆工艺制程发展相匹配，另一方面注重以客户和市场需求导向为目标。结合半导体封测领域前沿技术发展趋势，以及物联网、5G、人工智能、大数据等应用领域对集成电路芯片的封测需求，公司陆续完成了倒装和焊线类芯片的系统级混合封装技术、5纳米晶圆倒装技术等技术的开发，并成功实现稳定量产。同时，公司已经掌握了系统级封装电磁屏蔽（EMI Shielding）技术、芯片表面金属凸点（Bumping）技术、Fan-in技术，并积极开发Fan-out、2.5D/3D等晶圆级封装技术、高密度系统级封装技术、大尺寸FC-BGA封装技术等，为公司未来业绩可持续发展积累了较为深厚的技术储备。
　　二、核心技术与研发进展
　　1.核心技术及其先进性以及报告期内的变化情况
　　1、高密度细间距倒装凸点互联芯片封装技术
　　倒装是将晶粒（Die）通过凸点（Bump）与基板线路进行连接的技术，可在晶粒和基板之间形成短间距、高密度的连接通路。倒装芯片迎合了集成电路追求更高I/O密度、更小尺寸、更快运算速度、更高可靠性和更佳经济性的发展趋势。高密度细间距倒装凸点互联芯片封装技术作为先进封装代表性技术之一，被广泛应用在高性能通讯基带（Baseband）、图像处理芯片、电源管理芯片（PMIC）和人工智能（AI）芯片等领域。
　　公司在倒装芯片领域拥有以下核心技术：
　　（1）高精度倒装贴装技术
　　公司量产的先进封装倒装芯片最小凸点间距为62.64um，最小凸点直径35um，单晶粒上的凸点数量在23,000个以上。经公司工程部门调试、优化的高精度倒装贴片机，贴装精度达±6um，量产产品的最小线宽和最小线间距均达到了13um。
　　（2）底部塑封材料填充技术
　　倒装芯片晶粒通过晶圆凸块（Bump）与基板连接，连接后晶粒与基板间存在极细小的缝隙（约30~50微米），封装企业需要使用树脂材料将底部缝隙填充，起到加强粘合和保护作用。但由于倒装芯片底部缝隙过于狭窄，填充时极易发生填充不全或填充过多导致溢胶等风险。公司通过反复试验掌握了塑封材料的固化时间、流动性以及填充料粒径等材料特性，并结合填充的真空、温度、压力、时间等封装参数，成功开发了倒装芯片真空模塑底部填充技术和应对高密度细间距芯片的毛细作用底部填充技术，攻克了相关技术难题。
　　（3）先进制程晶圆低介电常数层应力仿真技术
　　由于先进制程晶圆通常使用低介电常数（Low-K）材料制作（注：介电常数为衡量绝缘材料电性能的重要指标之一，通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等），为降低介电常数会在材料中添加纳米级空洞，大幅降低了材料的结构强度，导致晶圆的低介电层极易因外力破裂。倒装芯片在封装过程中，需经过回流焊、塑封等诸多热加工环节，不同材料因热加工产生的应力不同、形变程度不同，封装企业需通过材料选型搭配、封装结构设计、工艺流程控制、仿真模拟实验等诸多技术手段降低封装过程中可能产生的晶圆低介电常数层破裂风险（Low-K/ELK Crack）。公司采用了先进的应力仿真技术，在封装项目开发阶段即对产品进行结构建模，对产品结构应力、热应力进行仿真分析研究，选择最佳特性的封装材料，并在封装过程中进行精细的热制程应力释放控制。
　　（4）倒装芯片露背式封装散热技术
　　公司研发部门通过热仿真分析以及技术攻关，成功开发并量产芯片背露的倒装芯片（Exposed die FC-CSP，ED-FC-CSP）封装技术。芯片的背面硅层直接裸露在塑封体的表面，芯片运行过程中产生的热量直接传导至散热器，解决了因塑封材料阻隔导致散热效率不够的问题。
　　2、应用于4G/5G通讯的射频芯片/模组封装技术
　　射频芯片是将高频交流电磁波信号和数字信号进行转换，包括射频收发器、功率放大器、低噪声放大器、滤波器、射频开关、天线调谐开关等，是移动通讯领域最重要的集成电路芯片。射频芯片的封装对表面贴装、装片、焊线等具体工艺实施环境均有严苛的技术要求。公司对4G/5G射频芯片的封装技术展开了大量技术攻关，并形成了一系列技术成果：
　　（1）高精度表面贴装技术
　　通过对锡膏印刷工艺材料、相关配套组件、贴装程式的改进和优化，公司表面贴装技术精度达到20-25um，并实现0.4×0.2mm的小器件贴装达到规模化量产，最小贴装器件的尺寸达到0.25×0.125mm。
　　（2）多芯片装片技术
　　实现了最多达7颗晶粒的复杂装片技术，且装片精度达到±20um。
　　（3）高效率散热技术
　　实现了高导热固晶银焊膏与高性能砷化镓（GaAs）芯片背金属层烧结技术，大幅提高了砷化镓芯片散热效率，并有效提高了芯片可靠性。
　　（4）5G射频砷化镓（GaAs）倒装芯片技术
　　GaAs（砷化镓）芯片因其材质等特性，相比传统Si（硅）芯片而言在封装过程中更易因应力导致芯片内部电路层出现裂纹。公司通过对GaAs芯片贴装及回流焊环节进行优化，通过控制贴装力度及回流焊温度、时间等参数有效克服贴装和焊接环节应力造成芯片裂纹的风险。此外，通过对晶圆进行编带同时进行多颗芯片进行贴装及一次性过回流炉进行焊接，减少因采用独立倒装设备每颗芯片分别贴装/焊接而造成多次过回流炉带来对产品性能和可靠性的影响，同时极大的提升了作业效率。
　　（5）先进焊线工艺
　　通过工艺和材料改进，公司开发了直径从0.65mils（长度单位密耳，1mil=1/1000英寸或0.0254mm）至2mils多种规格的焊线，焊线材质包括金线、合金线和铜线，并通过严格的焊线过程控制，实现了较高的焊线线弧一致性。
　　3、混合系统级封装（Hybrid-SiP）技术
　　公司的混合系统级封装是将在先进系统级封装基础上，采用“倒装芯片封装+正装焊线芯片封装”的整合封装技术，在一个封装体内集成了电容、电阻、电感、晶振、滤波器、先进倒装芯片以
　　及高密度焊线芯片。公司在混合系统级封装领域掌握了以下技术：
　　（1）基板表面处理工艺
　　混合系统级封装由于要将倒装芯片和焊线芯片封在一个封装体内，基板焊盘涉及多种材料焊接，不同的焊接材料需要采用不同基板焊盘表面处理工艺，所对应的焊接工艺也有所不同。与此同时，公司所使用的多层基板由绿漆、铜线、玻璃纤维等不同材料叠合而成。因此，多种材料和复合材料组成的基板进行焊接时，不同材料因膨胀系数不同，其受热形变量不同。若不能充分考虑各种材料之间的形变量协调性，最终封装体极易产生质量缺陷。公司通过基板层结构建模和SiP封装形变仿真分析，对产品进行优化设计和工艺优化，克服混合系统级封装热加工环节中基板和塑封体的形变影响。
　　（2）塑封模流仿真技术
　　通过塑封模流仿真技术并与试验验证相结合，解决了因系统级封装集成度高、结构复杂，塑封时要兼顾正装芯片焊线保护（防止正装芯片的焊线在注塑过程中被塑封树脂冲击变形）和倒装芯片底部完整填充困难的问题。
　　（3）共形电磁屏蔽技术
　　由于混合系统级封装元器件密度较高，传统金属屏蔽罩的方式不满足其电磁屏蔽需求。公司于2020年开发了共形电磁屏障技术，通过在成品芯片上表面和四个侧面通过磁控溅射方式溅镀5-10微米厚度的金属镀层，来实现电磁屏蔽。共形电磁屏蔽技术不会增加系统级封装尺寸，同时电磁屏蔽效果达到30dB以上（dB是衡量电磁屏蔽效果的指标之一，数值越高代表屏蔽效果越好，30dB屏蔽能力能够覆盖手机等绝大部分消费类产品），显著提升了公司系统级封装产品的集成度和芯片性能。
　　4、多芯片（Multi-chip）/高焊线数球栅阵列（WB-BGA）封装技术
　　球栅阵列封装具有高密度的I/O引脚数，以及多项电性能优势，同时具备良好的终端焊接性和芯片可靠性，是高密度、高性能、多I/O引脚芯片封装的优化选择方案。
　　公司研发团队通过自主研发，在多芯片/高焊线数球栅阵列（WB-BGA）封装技术领域掌握了以下技术：
　　（1）多芯片堆叠技术
　　多芯片封装对装片制程（Die bond）的精准控制要求较高。公司通过自主研发，实现了4-5层薄芯片（厚度60-70um）的精准堆叠，并通过对不同装片材料粘度、模量、收缩特性的研究，解决了大尺寸芯片胶量稳定控制与多层堆叠芯片贴装膜气洞（Void）问题。
　　（2）焊线技术
　　随着晶圆制程技术的提升，14-28纳米制程晶圆低介电常数层破裂风险（Low-K/ELK Crack）对封装技术提出了极大挑战。公司研发团队通过自主研发，成功实现14纳米制程晶圆的铜线焊线技术，解决了铜线材质偏硬带来的芯片内部低介电常数层损伤风险。目前公司焊线类BGA产品已实现5层焊线封装的稳定量产，最高线数达1,500根，最小焊垫尺寸（BPO）和间距（BPP）分别达到38.7um和43um。
　　（3）形变仿真设计技术
　　芯片封装体是多种材料的结合，因不同材料的热膨胀系数不同，大尺寸WB-BGA芯片在工作发热后，容易出现翘曲及焊锡球共面性不达标问题（即由于基板因热形变翘曲，导致其上的焊球引脚无法保持在一个平面，进而出现接触不良甚至脱焊缺陷）。公司研发团队通过对产品结构进行形变仿真设计，同时引入行业先进的投影波纹检测技术对新产品进行热形变监测，成功解决了这一技术难题。
　　在上述技术的支持下，公司研发团队开发了散热片和塑封一次性压塑成型的HS-WBBGA封装形式，为尺寸在25*25mm以上的大颗WB-BGA芯片的翘曲和共面性问题提供了良好的解决方案，并使芯片的散热性能得到了提升。
　　5、基于引线框的高密度/大尺寸的QFN封装技术
　　公司引线框架类QFN封装主要服务于高集成密度的QFN芯片，封装尺寸覆盖1.5*1.1mm-12.3*12.3mm，并主要集中在5*5mm以上。公司研发团队在0.4mm常规引脚间距QFN封装产品稳定量产的前提下，向高密度细间距引脚QFN封装技术发起挑战，成功解决了细引脚间距QFN切割铜屑残留导致引脚短路的难题，使芯片引脚密度提升25%~40%，并实现规模化量产，良率达99.9%以上。
　　QFN封装形式因其开发周期短、封装成本低等优势，受到芯片设计企业的青睐。近年来，部分传统采用BGA封装形式的芯片，开始转为采用复杂结构的QFN封装形式。公司研发团队通过自主研发，引入了硅垫片和多次装片工艺，在QFN封装形式内实现了多芯片堆叠方案及多基岛、多芯片平铺技术，同时成功实现了焊线层数最多达6层、焊线长度4,500um的超长线弧焊线技术。
　　公司目前已经稳定量产焊线数最多达到500根，尺寸达10*10mm-12.3*12.3mm的大颗高密度QFN封装产品，极大的提高了公司的市场竞争力。
　　6、MEMS&光学传感器封装技术
　　MEMS传感器是采用微电子和微机械加工技术制造出来的新型传感器。公司所封装的MEMS传感器主要为硅麦克风，该产品需要在晶圆上制作悬梁、薄膜、空腔、密封洞、针尖、微弹簧等复杂的机械结构，这些微机械结构容易因机械接触而损坏。在传统封装工艺中，通常使用金刚石刀进行晶圆切割（即划片工艺），并同时使用纯水对刀片进行冷却和冲洗。但金刚石刀片高速旋转产生的压力和扭力，纯水冲洗产生的冲击力，以及物理切割产生的硅碎屑都容易对MEMS传感器中的机械微结构造成不可逆的破坏。为了适应MEMS传感器的特性，公司采用了隐形切割技术：先利用激光切割晶圆表面，激光切割完成后晶圆内部会形成改质层，并在晶圆表面形成裂纹，再通过专用扩片设备把晶粒分开，显著提高了MEMS传感器封装良率。
　　7、多应用领域先进IC测试技术
　　公司具备完整的芯片终测（FT测试）能力，可自主进行测试方案开发和测试治具设计，拥有设备连接治具（Docking）、探针台接口板（PIB）、探针卡、KIT、测试座（Socket）等一系列测试工具，满足各类项目研发和产品测试需求。
　　8、先进晶圆级封装技术
　　公司已具备先进晶圆级封装（Wafer-level Packaging，即WLP）技术，包括对先进制程晶圆进行高密度、细间距重布线的技术（Redistribution Layer，即RDL）、晶圆凸块技术（Bumping）、扇入/扇出（Fan-in/Fan-out）技术等。同时，公司还在积极开发基于晶圆级封装技术的小芯粒（Chiplet）多维异构技术。目前，公司先进晶圆级封装技术主要应用领域包括系统级芯片（SOC）、运算处理（CPU）芯片、人工智能的GPU芯片、网络通讯芯片等。
　　公司研发团队通过自主研发，在先进晶圆级封装领域掌握的主要核心技术如下：
　　（1）晶圆高密度、细间距重布线（RDL）及晶圆凸块（Bumping）技术
　　通过多层次工艺参数验证及适配的光刻胶、显影液、电镀液等材料应用选型和调试，公司已实现最小间距45um、最小直径30um微凸点（Micro bump）的量产，单片晶粒上的凸点的数量达到23,000个以上，重布线最小线宽、线间距达到了行业前沿的8um/8um等级，大幅提高了芯片的电性能和算力密度。此外，公司研发团队积极布局新材料的应用，成功实现低温烘烤PI胶工艺，为扇出（Fan-out）封装技术奠定了良好的基础。
　　（2）基于多层重布线（RDL）技术的WLCSP扇入式封装
　　多层重布线WLCSP封装在布线电性能、形变应力以及多次曝光显影等方面均存在较高的技术挑战。公司研发团队采用建模仿真技术对重布线（RDL）结构方案进行优化设计，并通过多重曝光、显影技术的工艺参数和精度进行优化和改进，成功实现多达3P3M~4P4M结构的WLCSP封装，并且在WLCSP封装上实现最小球径0.2mm锡球的高密度植球产品量产。此外，公司通过对工艺设备性能优化，实现了晶圆切割后最小检出3um裂纹的IR检验能力。
　　（3）8寸及12寸晶圆的CP（Chip Probing）测试能力
　　公司研发团队通过自主研发，实现了完整的8寸及12寸晶圆CP测试量产，总共6个测试平台，可支持-55℃~150℃测试温度区间，适用于模拟、数字等不同芯片晶圆的测试，满足公司研发项目和产品测试的要求。
　　2.报告期内获得的研发成果
　　报告期内，公司新增申请发明专利34项，实用新型专利55项，软件著作权1项；新增获得授权的发明专利9项，实用新型专利23项，外观设计专利1项。
　　3.研发投入情况表
　　研发投入总额较上年发生重大变化的原因
　　研发费用本期发生9,398.43万元，较上年同期增长52.57%，主要系本报告期公司加大研发投入，重视研发队伍的培养和建设，直接研发投入和研发人员职工薪酬的增加所致。
　　4.在研项目情况
　　5.研发人员情况
　　6.其他说明

　　二、经营情况的讨论与分析
　　2024年上半年，全球终端消费市场出现回暖，集成电路行业整体景气度有所回升。根据世界半导体贸易统计组织（WSTS）发布的预测称，2024年全球半导体市场将实现16%的增长，达到6,110亿美元。作为专注于中高端先进封测领域的封测企业，公司努力顺应行业趋势、抓住行业机遇，持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2024年上半年公司稼动率整体呈稳定回升趋势。得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，2024年上半年，公司实现营业收入162,948.59万元，同比增长65.81%；随着公司营业收入的增长，规模效应逐步显现，毛利率在今年上半年稳步回升，整体毛利率达到18.01%，同比增加5.83个百分点；综合以上因素，公司2024年上半年实现扭亏为盈，归属于上市公司股东的净利润同比增加9,100.47万元。
　　公司将通过积极开发新客户、拓展新产品线等方式提升自身竞争力和盈利能力，但若未来半导体产业复苏不及预期或公司投资项目产能爬坡不及预期，公司业绩可能出现持续下滑甚至亏损的风险。报告期内，公司主要工作开展情况如下：
　　1、行业整体景气度回升，叠加新客户拓展取得突破，营业收入同比增加65.81%
　　得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，报告期公司实现营业收入162,948.59万元，同比增长65.81%，实现归属于上市公司股东的净利润1,210.59万元，同比扭亏为盈。报告期内，公司共有14家客户销售额超过5,000万元，其中3家客户销售额超过1亿元，客户结构进一步优化。
　　2、晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，下游客户群及应用领域不断扩大，积极优化客户结构，促进客户群体稳步扩大，重要客户拓展取得突破，为后续发展奠定产能和客户基础
　　公司坚持自身中高端先进封装业务定位，报告期内公司积极推动二期项目建设，扩大公司产能规模，提升对现有客户的服务能力；同时，根据目前市场情况和公司战略，公司积极布局先进封装和汽车电子领域，积极布局包括Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动相关技术人才引进和技术攻关，提升自身产品布局和客户服务能力。公司积极打造的“Bumping+CP+FC+FT”的一站式交付能力已经形成，可以有效缩短客户从晶圆裸片到成品芯片的交付时间及提升品质控制能力等，量产规模稳步爬升，贡献了新的营收增长点。客户群及应用领域方面，公司在汽车电子领域的产品在智能座舱、车载MCU、图像处理芯片等多个领域通过了终端车厂及Tier1厂商的认证；在射频通信领域，公司应用于5G射频领域的Pamid模组产品实现量产并通过终端客户认证，已经批量出货；在客户群方面，公司在深化原有客户群合作的基础上，积极拓展包括中国台湾地区头部客户在内的大客户群并取得重要突破，为公司后续发展奠定良好的基础。
　　3、持续加大研发投入，积极布局扇出式封装及2.5D/3D封装等先进封装领域
　　报告期内，公司持续加大研发投入，研发投入金额达到9,398.43万元，占营业收入的比例为5.77%，不断提升公司客户服务能力。报告期内，公司新增申请发明专利34项，实用新型专利55项，软件著作权1项；新增获得授权的发明专利9项，实用新型专利23项，外观设计专利1项。公司通过实施Bumping项目掌握的RDL及凸点加工能力，并积极布局扇出式封装（Fan-out）及2.5D/3D封装工艺，持续提升自身技术水平和客户服务能力。
　　4、推进智能生产变革，运营降本提效
　　公司积极推动智能生产变革，通过数字化工厂建设等多种方式，促进规划、生产、运营全流程实现数字化管理和智能动态调度，不断推动精益生产变革，合理利用分配资源，提高生产效率。同时坚持不断推动国产设备和材料导入，提升国产替代水平，保障自主可控的同时降低运营成本，并通过开展成本改善专题活动，强化全员成本意识，进一步优化成本结构。
　　5、优化组织管理，实施股权激励，增强核心团队稳定性
　　公司加强人才团队建设，变革组织体系，通过构建科学的绩效考核体系和长期股权激励等措施，不断提升员工工作积极性，提升整体人均效能。报告期内，公司完成了2023年限制性股票激励计划第一个归属期的股份归属事项，向符合授予条件的259名激励对象归属75.24万股第二类限制性股票，占报告期末公司股本总额40,841.24万股的0.18%，实现核心员工利益与公司利益长期的绑定，为公司的持续稳定发展奠定良好基础。
　　展望2024年，随着集成电路行业整体去库存周期进入尾声，下游客户需求将得到一定修复；同时，公司晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，二期项目产能的逐步释放，下游客户群及应用领域不断扩大，包括中国台湾地区头部IC设计公司拓展取得重要突破，公司预期2024年营业收入将持续保持较快增长，盈利能力随着规模效应的提升也将显著改善。公司将继续围绕增长目标，一方面继续坚持大客户战略，在深化原有客户群合作的基础上，积极推动包括中国台湾地区头部设计企业的进一步合作，不断提升自身竞争力和市场份额；另一方面，公司将扎实稳健推进Bumping、CP、晶圆级封装、FC-BGA等新产品线，持续提升自身工艺能力和客户服务能力。公司预期营业收入仍然将维持增长态势。公司将通过市场端和产品端的不断优化，提升自身核心竞争力和盈利能力。

　　三、风险因素
　　(一)业绩下滑或亏损的风险
　　2024年上半年，得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，公司实现营业收入162,948.59万元，同比增长65.81%；随着公司营业收入的增长，规模效应逐步显现，毛利率在今年上半年稳步回升；综合以上因素，公司2024年上半年实现扭亏为盈，归属于上市公司股东的净利润同比增加9,100.47万元。
　　公司将积极通过开发新客户、拓展新产品线等方式提升自身竞争力和盈利能力，但若未来半导体产业复苏不及预期或公司投资项目产能爬坡不及预期，公司业绩可能出现持续下滑甚至亏损的风险。
　　(二)产品未能及时升级迭代及研发失败的风险
　　1、产品未能及时升级迭代及研发失败的风险
　　集成电路市场的快速发展和电子产品的频繁更新换代，使得公司必须不断加快技术研发和新产品开发步伐，如果公司技术研发能力和开发的新产品不能够满足市场和客户的需求，公司将面临技术研发和新产品开发失败的风险。
　　针对上述风险，公司未来将紧跟半导体行业技术发展趋势，及时了解和深入分析市场发展和客户需求的变化，加大集成电路先进封装技术的研发和产业化，分散和化解市场及研发风险。
　　(三)经营风险
　　1、原材料价格波动的风险
　　公司主要原材料包括基板、引线框架、镀钯铜丝、塑封树脂、导电胶等。公司原材料价格受市场供求变化、宏观经济形势波动等因素的影响，若未来公司原材料价格出现大幅波动，而公司产品售价不能及时调整，将给公司的盈利能力造成不利影响。
　　2、客户集中度较高的风险
　　报告期内，客户集中度相对较高。若未来公司与下游主要客户合作出现不利变化，或原有客户因市场竞争加剧、宏观经济波动以及自身产品等原因导致市场份额下降，且公司未能及时拓展新客户，则公司将会存在收入增速放缓甚至下降的风险。
　　(四)财务风险
　　1、存货跌价风险
　　公司封装所需要的原材料品类较多，且基板、专用引线框架等主要原材料交付周期受市场供需关系影响波动较大。公司为了应对原材料供应的波动性，通常会根据客户订单预测情况备有一定量的安全库存。2021年至2024年6月30日，公司存货账面价值分别为27,887.65万元、32,057.30万元、35,785.55万元和39,809.42万元，占流动资产的比例分别为28.36%、17.96%、11.93%和12.47%，主要由原材料和在产品组成。针对存货中原材料余额较高的情况，公司会通过生产计划和供应链管理促使原材料库存保持合理水平。若市场环境发生重大变化，公司未能及时调整库存水平，则可能出现存货跌价的风险。
　　2、毛利率波动风险
　　公司主营业务毛利率存在较大波动。公司产品毛利率同产能利用率、主要原材料价格波动、市场供需关系等经营层面变化直接相关。同时，由于公司封装产品型号众多，不同型号产品在生产加工工艺和所需原材料构成均存在一定差异，因此产品结构变化也会对公司主营业务毛利产生较大影响。若未来上述因素发生不利变化，比如产能利用率下降、主要原材料价格大幅上涨或市场需求萎缩导致产品价格下降等，则公司主营业务毛利率可能出现下降的风险。
　　(五)行业风险
　　1、市场竞争风险
　　近年来，随着我国集成电路封测行业快速发展，吸引了众多的企业进入，同时智能手机、PC等消费类电子市场需求疲软，市场处于去库存阶段，公司未来业务发展将面临一定的市场竞争加剧的风险，市场竞争的加剧，可能导致行业平均利润率下降，进而对公司销售额及利润率造成一定影响。对此，公司将持续加大研发投入，加强市场开拓，强化降本增效，提高产品价格竞争力，积极应对市场竞争。
　　2、行业波动及需求变化风险
　　公司主营业务为半导体行业集成电路封装测试，集成电路行业的发展状况对公司的生产经营具有重大直接影响。集成电路行业具有与宏观经济同步的特征，其波动幅度甚至会超过全球经济波动幅度。若未来宏观经济形势变化，全球集成电路产业市场出现较大波动，将对公司经营业务和经营业绩带来较大的影响。
　　(六)宏观环境风险
　　1、全球经济波动的风险
　　目前全球经济仍处于周期性波动当中，尚未出现经济全面复苏的趋势，依然面临下滑的可能，全球经济放缓可能对半导体行业带来一定的不利影响，进而间接影响公司的业绩。未来，若国内和国外经济若持续低迷，可能导致消费者消费预期降低，进而持续影响半导体行业，对公司生产经营产生不利的影响。
　　2、产业政策变化风险
　　政府对集成电路行业的产业政策为我国集成电路封装测试企业提供了良好的政策环境，若国家产业政策发生不利变化，将对行业产生一定的影响。公司将持续关注市场动向、宏观经济形势、相关政策、客户需求等变化，并建立对标体系，及时调整经营发展目标和投资方向，降低相关市场风险带来的影响。

　　四、报告期内核心竞争力分析
　　(一)核心竞争力分析
　　1、客户资源优势
　　凭借稳定的封测良率、灵活的封装设计实现性、不断提升的量产能力和交付及时性，公司获得了集成电路设计企业的广泛认可，并同众多国内外知名设计公司缔结了良好的合作关系。报告期内，公司围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度，公司客户结构持续优化，与多家细分领域头部客户建立战略合作伙伴关系，并获得多家客户颁发的战略合作供应商、最佳合作供应商、优秀战略合作伙伴等荣誉。
　　2、技术及产品结构优势
　　公司系国家高新技术企业，公司2020年入选国家第四批“集成电路重大项目企业名单”。公司具备较强的技术研发能力，截至2024年6月30日，公司总计获得授权的发明专利128项，实用新型专利206项，外观设计专利3项，软件著作权6例；在高密度细间距凸点倒装产品（FC类产品）、系统级封装产品、4G/5G射频功放封装技术、高密度大尺寸框架封装产品、MEMS封装产品、IC测试等领域均拥有核心技术。公司“年产25亿块通信用高密度集成电路及模块封装项目”被评为浙江省重大项目。
　　公司从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向，业务起点较高。因此与同行业竞争者相比，甬矽电子产品结构较为优化，销售收入主要来自于中高端封装产品，并在射频前端芯片封测、AP类SoC芯片封测、触控IC芯片封测、WiFi芯片封测、蓝牙芯片封测、MCU等物联网AIOT芯片封测等新兴应用领域具有良好的市场口碑和品牌知名度。
　　3、人才优势
　　公司拥有完整高效的研发团队，并重视研发队伍的培养和建设，研发团队核心人员均具备丰富的集成电路封装测试行业技术开发经验。公司拥有专业的工程技术和生产管理团队，可以根据客户提出的各种封装测试要求及时做出响应，并根据市场需求对产品种类和产量进行快速调整。截至2024年6月30日，公司拥有研发技术人员874人，占公司总人数的比例16.58%。 收起▲

　　一、经营情况讨论与分析　　2023年，受宏观经济增速放缓、国际地缘政治冲突和行业周期性波动等多重因素影响，以消费电子为代表的终端市场整体需求疲软，半导体行业需求出现较大波动，整体出现周期性下行。根据世界半导体贸易统计组织（WSTS）发布的数据，2023年全球半导体市场规模估计为5,201亿美元，同比下降9.4%，较2022年出现下滑。作为专注于中高端先进封测领域的封测企业，公司努力克服整体行业下行的不利影响，持续关注客户需求，围绕客户提供全方位、高质量服务，通过增强新客户拓展力度、加大新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2023年... 查看全部▼

　　一、经营情况讨论与分析
　　2023年，受宏观经济增速放缓、国际地缘政治冲突和行业周期性波动等多重因素影响，以消费电子为代表的终端市场整体需求疲软，半导体行业需求出现较大波动，整体出现周期性下行。根据世界半导体贸易统计组织（WSTS）发布的数据，2023年全球半导体市场规模估计为5,201亿美元，同比下降9.4%，较2022年出现下滑。作为专注于中高端先进封测领域的封测企业，公司努力克服整体行业下行的不利影响，持续关注客户需求，围绕客户提供全方位、高质量服务，通过增强新客户拓展力度、加大新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2023年公司稼动率整体呈稳定回升趋势。在公司全体员工的持续努力下，公司克服了多种不利因素影响，报告期内，公司实现营业收入239,084.11万元，较上年同期增长9.82%；但由于下游客户整体订单仍较为疲软，部分产品线订单价格承压，导致公司毛利率较去年同期仍有所下降；同时，公司二期项目建设有序推进，公司人员规模持续扩大，人员支出及二期筹建费用增加，使得管理费用同比增长71.97%；综合导致公司2023年归属于上市公司股东的净利润同比下滑167.48%。报告期内，公司主要工作开展情况如下：
　　1、努力克服整体行业周期下行影响，全年营业收入同比增加9.82%
　　在市场需求减弱、行业整体进入去库存周期等不利因素影响的背景下，公司持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加大新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力。在公司全体员工的艰苦努力下，公司稼动率整体呈稳定回升趋势，营业收入规模逐季环比上升，全年实现营业收入239,084.11万元，同比增加9.82%，其中2023年第4季度实现营业收入75,973.45万元，同比增长64.28%，实现归属于母公司的净利润2,656.03万元，实现单季度扭亏为盈。报告期内，公司共有11家客户销售额超过1亿元，14家客户（含前述11家客户）销售额超过5000万元，客户结构进一步优化。
　　2、晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，下游客户群及应用领域不断扩大，积极优化客户结构，促进客户群体稳步扩大，重要客户拓展取得突破，为后续发展奠定产能和客户基础
　　公司坚持自身中高端先进封装业务定位，报告期内公司积极推动二期项目建设，扩大公司产能规模，提升对现有客户的服务能力；同时，根据目前市场情况和公司战略，公司积极布局先进封装和汽车电子领域，积极布局包括Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动相关技术人才引进和技术攻关，提升自身产品布局和客户服务能力。报告期内，公司自有资金投资的Bumping及CP项目实现通线，公司具备了为客户提供“Bumping+CP+FC+FT”的一站式交付能力，可以有效缩短客户从晶圆裸片到成品芯片的交付时间及提升品质控制能力等。客户群及应用领域方面，公司在汽车电子领域的产品在智能座舱、车载MCU、图像处理芯片等多个领域通过了终端车厂及Tier1厂商的认证；在射频通信领域，公司应用于5G射频领域的Pamid模组产品实现量产并通过终端客户认证，已经批量出货；在客户群方面，公司在深化原有客户群合作的基础上，积极拓展包括中国台湾地区头部客户在内的大客户群并取得重要突破，为公司后续发展奠定良好的基础。
　　3、持续加大研发投入，积极布局扇出式封装及2.5D/3D封装等先进封装领域
　　报告期内，公司持续加大研发投入，2023年研发投入达到1.45亿元，占营业收入的比例为6.07%，不断提升公司客户服务能力。报告期内，公司新增申请发明专利27项，实用新型专利74项，外观设计专利1项；新增获得授权的发明专利16项，实用新型专利63项。公司完成了应用于射频通信领域的5GPAMiD模组产品量产并实现批量销售；完成基于高密度互连的铜凸块（Cupiarbump）及锡凸块（Soderbump）及晶圆级扇入（Fan-in）技术开发及量产，具备了一站式交付能力；完成大颗FC-BGA技术开发并实现量产。此外，公司通过实施Bumping项目掌握的RDL及凸点加工能力，并积极布局扇出式封装（Fan-out）及2.5D/3D封装工艺，持续提升自身技术水平和客户服务能力。
　　4、推进智能生产变革，运营降本提效
　　公司积极推动智能生产变革，通过数字化工厂建设等多种方式，促进规划、生产、运营全流程实现数字化管理和智能动态调度，不断推动精益生产变革，合理利用分配资源，提高生产效率。同时坚持不断推动国产设备和材料导入，提升国产替代水平，保障自主可控的同时降低运营成本，并通过开展成本改善专题活动，强化全员成本意识，进一步优化成本结构。
　　5、优化组织管理，实施股权激励，增强核心团队稳定性
　　公司加强人才团队建设，变革组织体系，通过构建科学的绩效考核体系和长期股权激励等措施，不断提升员工工作积极性，提升整体人均效能。报告期内，公司实施了股权激励，向符合授予条件的274名激励对象授予440.00万股第二类限制性股票，占目前公司股本总额40,766.00万股的1.08%，同时明确了2023-2025年度公司层面的业绩考核要求，实现核心员工利益与公司利益长期的绑定，为公司的持续稳定发展奠定良好基础。
　　展望2024年，根据世界半导体贸易统计组织（WSTS）预测2024年，全球半导体市场将蓬勃发展，预计增长13.1%，估值将达到5880亿美元；从区域角度看，所有市场都将在2024年持续扩张，特别是美洲和亚太地区，预计将实现两位数的同比大幅增长。随着集成电路行业整体去库存周期进入尾声，下游客户需求将得到一定修复；同时，公司晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，二期项目产能的逐步释放，下游客户群及应用领域不断扩大，包括中国台湾地区头部IC设计公司拓展取得重要突破，公司预期2024年营业收入将持续保持较快增长，盈利能力随着规模效应的提升也将显著改善。
　　
　　二、报告期内公司所从事的主要业务、经营模式、行业情况及研发情况说明
　　(一)主要业务、主要产品或服务情况
　　公司主要从事集成电路的封装和测试业务，为集成电路设计企业提供集成电路封装与测试解决方案，并收取封装和测试服务加工费。公司封装产品主要包括“高密度细间距凸点倒装产品（FC类产品）、系统级封装产品（SiP）、扁平无引脚封装产品（QFN/DFN）、微机电系统传感器（MEMS）”4大类别。下游客户主要为集成电路设计企业，产品主要应用于射频前端芯片、AP类SoC芯片、触控芯片、WiFi芯片、蓝牙芯片、MCU等物联网芯片、电源管理芯片、计算类芯片、工业类和消费类产品等领域。
　　公司于2017年11月设立，从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向。报告期内，公司全部产品均为QFN/DFN、WB-LGA、WB-BGA、Hybrid-BGA、FC-LGA等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）等先进封装领域具有较为突出的工艺优势和技术先进性。
　　公司为了保持先进封装技术的先进性和竞争优势，在技术研发和产品开发布局上，一方面注重与先进晶圆工艺制程发展相匹配，另一方面注重以客户和市场需求导向为目标。结合半导体封测领域前沿技术发展趋势，以及物联网、5G、人工智能、大数据等应用领域对集成电路芯片的封测需求，公司陆续完成了倒装和焊线类芯片的系统级混合封装技术、5纳米晶圆倒装技术等技术的开发，并成功实现稳定量产。同时，公司已经掌握了系统级封装电磁屏蔽（EMIShieding）技术、芯片表面金属凸点（Bumping）技术、Fan-in技术，并积极开发Fan-out、2.5D/3D等晶圆级封装技术、高密度系统级封装技术、大尺寸FC-BGA封装技术等，为公司未来业绩可持续发展积累了较为深厚的技术储备。
　　(二)主要经营模式
　　1、盈利模式
　　公司主营业务为集成电路的封装与测试，并根据客户需求提供定制化的封装技术解决方案。客户提供未进行封装的晶圆裸片，公司根据客户要求的封装类型和技术参数，将芯片裸晶加工成可直接装配在PCB电路板上的芯片产品。封装完成后，公司会根据客户要求，对芯片产品的电压、电流、时间、温度、电阻、电容、频率、脉宽、占空比等参数进行专业测试。公司完成晶圆裸片的封装和芯片测试后，将芯片成品交付给客户，获得收入和利润。
　　（1）生产模式
　　公司主要专注于中高端封装和测试产品的生产，并配备了专业的高精度自动化生产设备。公司拥有专业的工程技术和生产管理团队，可以根据客户提出的各种封装测试要求及时做出响应，并根据市场需求对产品种类和产量进行快速调整。由于不同的封装种类在生产制程上存在差异，公司为了便于生产管理，同时也为了提高生产效率和产品良率，在柔性生产模式的基础上，按照封装种类对生产线进行划分。
　　（2）采购模式
　　公司采购处负责全部生产物料和生产设备的采购，采购处下设材料采购部和设备采购部，材料采购部根据公司生产所需，负责材料（直接材料、间接材料、包装材料）采购。此外，当公司制程能力不足或产能不足时，材料采购部还负责相应的外协服务采购；设备采购部根据公司生产所需以及日常耗用情况，负责设备、备品备件、耗材、工装模具等的采购。
　　2、销售模式
　　公司以直接销售为主，主要下游客户为芯片设计公司。公司接受芯片设计客户的委托订单，对客供晶圆裸片提供封装加工和成品测试服务。
　　除直接销售外，报告期内公司部分数字货币领域封测产品采取代理销售模式，即专门的供应链服务公司（即代理公司）同数字货币矿机生产企业签署封装测试服务协议，公司同代理公司签署封装和测试委托加工合同或公司与代理公司及矿机芯片企业签署三方协议，并同服务公司结算，封装测试好的芯片直接发给数字货币矿机芯片企业或由其自提。公司部分数字货币类产品采取代理销售模式，一方面是因为部分数字货币矿机芯片企业更多侧重于数字货币矿机整机的销售，相对缺乏半导体产业链的运营经验，需要专业的供应链服务公司提供产能预定、订单管理等运营服务；另一方面是因为数字货币价格波动巨大，矿机芯片客户订单量波动较大，为了降低客户管理成本和经营风险，公司直接同供应链服务公司进行结算。
　　3、研发模式
　　公司主要采用自主研发模式，建立了研发项目管理制度以及专利管理制度，并具有完善的研发投入核算体系。公司设有研发工程中心，下辖材料开发处、产品研发处、设计仿真处、工艺研发处、测试工程开发处和工程实验室。
　　(三)所处行业情况
　　1.行业的发展阶段、基本特点、主要技术门槛
　　（1）公司所属行业及确定所属行业的依据
　　公司主营业务为集成电路的封装和测试。根据《中国上市公司协会上市公司行业统计分类指引》，公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。公司业务细分行业为集成电路封装和测试业。
　　（2）行业的发展阶段与基本特点
　　20世纪70年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的IDM公司逐渐在晶圆制程和封装技术方面难以保持技术先进性。为了应对激烈的市场竞争，大型半导体IDM公司逐步将封装测试环节剥离，交由专业的封测公司处理，封测行业变成集成电路行业中一个独立子行业。
　　20世纪90年代，随着全球化进程加快、国际分工职能深化，以及集成电路制程难度的不断提高，集成电路产业链开始向专业化的分工方向发展，逐渐形成了独立的半导体设计企业、晶圆制造代工企业和封装测试企业。在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场大约80%的份额。
　　2023年，受地缘政治、全球经济增速放缓等多种因素影响，全球半导体行业增速大幅放缓。根据世界半导体贸易统计组织（WSTS）发布的数据，2023年全球半导体市场规模估计为5,201亿美元，同比下降9.4%。2023年初全球半导体销售低迷，下半年销售额有所回升。第四季度销售额为1460亿美元，比2022年第四季度总销售额增长11.6%，比2023年第三季度总销售额增长8.4%。摩尔定律降本收敛，先进封装接棒助力AI浪潮。芯片依靠制程微缩带动单位性能成本的快速下降，带动半导体产业蓬勃发展。芯片制程步入3nm及以下制程，摩尔定律降本效应大幅收敛，先进封装乘势而起。前道制程微缩抑或先进封装均为在单位面积内堆叠更多芯片来获得更强的性能。先进封装内涵丰富，包括倒装焊、扇入/扇出封装、晶圆级封装、2.5D/3D封装、Chipet等一系列概念，本质均为提升I/O密度。根据Yoe数据，2023年全球封测市场规模为857亿美元，其中先进封装占比48.8%。通用大模型、AI手机及PC、高阶自动驾驶的发展均要求高性能算力，先进封装作为提升芯片性能的有效手段有望加速渗透与成长。根据市场调研机构Yoe数据预测，全球先进封装市场规模将由2022年的443亿美元，增长到2028年的786亿美元，年复合成长率为10.6%。此外，先进封装的市场比重将逐渐超越传统封装，成为封测市场贡献主要增量。
　　近年来，全球半导体产业链向国内转移，封测产业已成为我国半导体的强势产业，市场规模持续向上突破。中商产业研究院发布《2024-2029全球及中国集成电路封装行业研究及十四五规划分析报告》显示，2022年中国集成电路封测销售规模2995.1亿元，同比增长8.4%。中商产业研究院分析师预测，2024年有望达3368.52亿元。
　　（3）主要技术门槛
　　在集成电路制程方面，“摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。长期以来，“摩尔定律”一直引领着集成电路制程技术的发展与进步，自1987年的1um制程至2015年的14nm制程，集成电路制程迭代一直符合“摩尔定律”的规律。但2015年以后，集成电路制程的发展进入了瓶颈，7nm、5nm、3nm制程的量产进度均落后于预期。随着台积电宣布2nm制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入了“后摩尔时代”。
　　“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术壁垒等因素影响，上升改进速度放缓。根据市场调研机构ICInsights统计，28nm制程节点的芯片开发成本为5,130万美元，16nm节点的开发成本为1亿美元，7nm节点的开发成本需要2.97亿美元，5nm节点开发成本上升至5.4亿美元。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为集成电路行业技术发展趋势。
　　封测企业需要朝着先进封装技术的发展方向，不断向晶圆级封装领域和系统级封装领域发展，不断进行技术创新、开发新产品才能适应市场变化，顺应集成电路下游应用市场集成化、小型化、智能化的发展趋势。封装领域不断涌现出诸如2.5D/3D/POP等新兴封装类型以及先进封装技术，这对于封装测试企业在新产品的研发、品质、测试方面提出了苛刻的要求，技术门槛越来越高。
　　2.公司所处的行业地位分析及其变化情况
　　甬矽电子专注于中高端先进封装和测试业务，报告期内，公司已经与多家行业内知名IC设计企业建立了稳定的合作关系。公司为国家高新技术企业，2020年入选国家第四批“集成电路重大项目企业名单”，先后被授予“浙江省科技小巨人”“浙江省电子信息50家成长性特色企业”“浙江省创造力百强企业”“浙江省上云标杆企业”“宁波市制造业‘大优强’培育企业”“宁波市数字经济十佳企业”“余姚市人民政府质量奖”“2022年度宁波市管理创新提升五星级企业”“2022年宁波市研发投入百强”等多项荣誉。公司研发中心被认定为“浙江省高新技术企业研究开发中心”公司“年产25亿块通信用高密度集成电路及模块封装项目”被评为浙江省重大项目。
　　根据集微咨询（JWInsight）发布的2023年中国大陆半导体封测代工企业专利创新二十强榜单，公司排名第8。
　　3.报告期内新技术、新产业、新业态、新模式的发展情况和未来发展趋势
　　随着半导体制程的不断演进，工艺已接近瓶颈，以及芯片架构优化的限制，未来几年处理器性能的发展将逐步减慢，摩尔定律也将逐渐失效。因此，以Chipet理念为代表的先进封装的技术应用将成为提高芯片性能的一种重要途径。Chipet是指将一类满足特定功能的die（裸片），通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。Chipet是将原本一块复杂的SoC芯片，从设计时就按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术，将不同功能、不同工艺制造的Chipet封装在同一颗芯片内。目前而言，实现Chipet的技术方式包括2.5D、3D等多种形式，如台积电、日月光等全球主要的封装厂或晶圆代工厂均已经或正在开发相关的封装形式，在先进制程受限的情况下，相关技术将有望成为我国集成电路封测行业新的突破口。Chipet技术的发展将大大推动先进封装的市场发展。
　　长期来看，全球及中国集成电路产业仍将持续增长。根据世界半导体贸易统计组织（WSTS）预测2024年，全球半导体市场将蓬勃发展，预计增长13.1%，估值将达到5880亿美元；从区域角度看，所有市场都将在2024年持续扩张，特别是美洲和亚太地区，预计将实现两位数的同比大幅增长。根据Yoe预测，全球先进封装市场预计将在2019-2025年间以6.6%的复合年增长率增长，到2025年将达到420亿美元；同时，与传统封装相比，先进封装的应用正不断扩大，预计到2026先进封装将占到整个封装市场规模的50%以上。
　　我国是全球最大的集成电路需求市场，特别是对价值较高的高端芯片进口依赖较大，芯片进口金额远超出口金额，这表明我国在芯片领域存在较大的贸易逆差。根据国家统计局发布的2023年国民经济和社会发展统计公报，我国2023年全年集成电路产量3,514.4亿块，比上年提升6.9%；全年集成电路出口2,678亿个，比上年下降1.8%，金额为9,568亿元，比上年下降5.0%，在我国主要商品出口中金额排名第四；集成电路进口4,796亿个，比上年下降10.8%、金额为24,591亿元，比上年下降10.6%，在我国主要商品进口中金额排名第一。
　　(四)核心技术与研发进展
　　1.核心技术及其先进性以及报告期内的变化情况
　　公司在高密度细间距倒装凸点互联芯片封装技术、应用于4G/5G通讯的射频芯片/模组封装技术等多个领域拥有先进的核心技术，相关核心技术均系自主开发。报告期内，公司通过持续的自主研发，在大颗FC-BGA、Bumping（凸块）及RDL（重布线）领域亦取得突破，概况如下：
　　1、高密度细间距倒装凸块互联芯片封装技术
　　倒装是将晶粒（Die）通过凸块（Bump）与基板线路进行连接的技术，可在晶粒和基板之间形成短间距、高密度的连接通路。倒装芯片迎合了集成电路追求更高I/O密度、更小尺寸、更快运算速度、更高可靠性和更佳经济性的发展趋势。高密度细间距倒装凸块互联芯片封装技术作为先进封装代表性技术之一，被广泛应用在电源管理芯片（PMIC）、高性能通讯基带（Baseband）、高性能处理器、图形处理芯片和人工智能（AI）芯片等高性能计算（HPC，HighPerformanceComputing）领域。
　　公司在倒装芯片领域拥有以下核心技术：
　　（1）高精度倒装贴装技术。公司量产的FCCSP先进封装倒装芯片，封装尺寸达到17*17mm以上，最小凸块间距为<80um，最小凸块直径40um，单晶粒上的凸块数量在3400个以上；同时，公司开发的大颗FC-BGA产品，单晶粒上的凸块数量达到了18000个，在高密度倒装芯片封装技术上取得进一步的突破。
　　（2）细间距倒装芯片底部塑封及底填胶填充技术。倒装芯片晶粒通过晶圆凸块（Bump）与基板连接，连接后晶粒与基板间存在极细小的微米级缝隙，封装企业需要使用树脂材料将底部缝隙填充，起到加强黏合和保护作用。但由于倒装芯片底部缝隙过于狭窄，填充时极易发生填充不全或填充过多导致溢胶等风险。公司通过反复试验掌握了塑封材料的固化时间、流动性以及填充料粒径等材料特性，并结合填充的真空、温度、压力、时间等封装参数，成功开发了主要应用于FCCSP倒装芯片的真空模塑底部填充技术和应对大封装尺寸FCBGA芯片的细间距高压腔+毛细作用底部填充技术，为不同尺寸的倒装芯片带来的挑战提供了不同的解决方案，攻克了相关技术难题。
　　（3）先进制程晶圆低介电常数层应力仿真技术。由于先进制程晶圆通常使用低介电常数（Low-K）材料制作（注：介电常数为衡量绝缘材料电性能的重要指标之一，通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等），为降低介电常数会在材料中添加纳米级空洞，大幅降低了材料的结构强度，导致晶圆的低介电层极易因外力破裂。倒装芯片在封装过程中，需经过回流焊、塑封等诸多热加工环节，不同材料因热加工产生的应力不同、形变程度不同，封装企业需通过材料选型搭配、封装结构设计、工艺流程控制、仿真模拟实验等诸多技术手段降低封装过程中可能产生的晶圆低介电常数层破裂风险（Low-K/ELKCrack）。公司采用了先进的应力仿真技术，在封装项目开发阶段即对产品进行结构建模，对产品结构应力、热应力进行仿真分析研究，选择最优的产品结构方案设计及最佳特性的封装材料，并在封装过程中进行精细的热制程应力释放控制。
　　（4）倒装芯片露背式及引入高导热金属界面材料封装散热技术。公司研发部门通过热仿真分析以及技术攻关，成功开发并量产芯片背露的倒装芯片（ExposeddieFC-CSP，ED-FC-CSP）封装技术。芯片的背面硅层直接裸露在塑封体的表面，芯片运行过程中产生的热量直接传导至散热器，解决了因塑封材料阻隔导致散热效率不够的问题；此外，在高性能FCBGA产品上引入金属界面散热材料（MetaTiM）高散热解决方案，较传统硅脂散热材料的散热效能提升10倍以上。
　　2、高密度微凸块（Bumping）及重布线（RDL）封装技术
　　Bumping微凸块及RDL（Re-DistributionLayer）重布线技术通过在芯片表面进行细间距微米级线宽布线及制作金属凸块提供芯片电气互连的“点”接口，反映了先进制程以“点连接替代焊线”的发展趋势，广泛应用于FC、WLP、2.5D、3D等先进封装。它提供了芯片之间、芯片和基板之间的“点连接”，由于避免了传统WireBonding向四周辐射的金属“线连接”，减小了芯片面积（封装效率100%），此外凸块可以阵列在芯片表面，引脚密度可以做得很高，极大的提升集成密度的同时满足高性能芯片的需求。
　　（1）高密度的微凸块技术。公司研发的Bumping先进封装技术，微凸块最小高度为20um，最小凸块直径20um，最小间距可达34um，单晶粒(3mm*3mm)上的凸块数量达到了3000个以上。
　　经公司调试量产产品的微凸块最小高度为55um，最小凸块直径30um，最小间距达60um。
　　（2）微米级的细线宽技术。随着产品的日益复杂，其相对应的芯片功能性需求越高，其在有效的芯片面积内进行布线层的延展，其所布线的线宽及线间距也相对应的严苛。公司研发的细线宽技术，最小线宽可达5um，最小线间距可达5um。公司运用于量产产品上的细线宽为最小线宽8um，最小线间距8um。并借由先进的Bumping微凸块和RDL重布线技术，实现多RDL布线层Bumping量产，并为后续Fan-out（扇出式封装）奠定工艺基础。
　　3、应用于4G/5G通讯的射频芯片/模组封装技术
　　射频芯片是将高频交流电磁波信号和数字信号进行转换，包括射频收发器、功率放大器、低噪声放大器、滤波器、射频开关、天线调谐开关等，是移动通讯领域最重要的集成电路芯片。射频芯片的封装对表面贴装、装片、焊线等具体工艺实施环境均有严苛的技术要求。公司对4G/5G射频芯片的封装技术展开了大量技术攻关，并形成了一系列技术成果：
　　（1）高精度表面贴装技术。通过对锡膏印刷工艺材料、相关配套组件、贴装程式的改进和优化，公司表面贴装技术精度达到20-25um，并实现0.4×0.2mm的小器件贴装达到规模化量产，最小贴装器件的尺寸达到0.25×0.125mm。
　　（2）多芯片装片技术。实现了最多达7颗晶粒的复杂装片技术。
　　（3）高效率散热技术。实现了高导热固晶银焊膏与高性能砷化镓（GaAs）芯片背金属层烧结技术，大幅提高了砷化镓芯片散热效率，并有效提高了芯片可靠性。
　　（4）5G射频砷化镓（GaAs）倒装芯片技术。GaAs（砷化镓）芯片因其材质等特性，相比传统Si（硅）芯片而言在封装过程中更易因应力导致芯片内部电路层出现裂纹。甬矽电子通过对GaAs芯片贴装及回流焊环节进行优化，通过控制贴装力度及回流焊温度、时间等参数有效克服贴装和焊接环节应力造成芯片裂纹的风险。此外，通过对晶圆进行编带同时进行多颗芯片进行贴装及一次性过回流炉进行焊接，减少因采用独立倒装设备每颗芯片分别贴装/焊接而造成多次过回流炉带来对产品性能和可靠性的影响，同时极大地提升了作业效率。
　　（5）先进焊线工艺。通过工艺和材料改进，公司开发了直径从0.65mis（长度单位密耳，1mi=1/1000英寸或0.0254mm）至2mis多种规格的焊线，焊线材质包括金线、合金线和铜线，并通过严格的焊线过程控制，实现了较高的焊线线弧一致性。
　　通过持续的研发，公司已实现5G高密度射频模组PAMiF批量量产，同时成功开发更高集成度的5GPAMiD模组及DiFEM模组工艺。同时公司紧跟射频模组技术的发展趋势，布局开发更高集成密度的双面DoubesideSiP(DBSiP)先进模组技术。
　　4、混合系统级封装（Hybrid-SiP）技术
　　公司的混合系统级封装是将在先进系统级封装基础上，采用“倒装芯片封装+正装焊线芯片封装”的整合封装技术，在一个封装体内集成了电容、电阻、电感、晶振、滤波器、先进倒装芯片以及高密度焊线芯片。公司在混合系统级封装领域掌握了以下技术：
　　（1）基板表面处理工艺。混合系统级封装由于要将倒装芯片和焊线芯片封在一个封装体内，基板焊盘涉及多种材料焊接，不同的焊接材料需要采用不同基板焊盘表面处理工艺，所对应的焊接工艺也有所不同。与此同时，公司所使用的多层基板由绿漆、铜线、玻璃纤维等不同材料叠合而成。因此，多种材料和复合材料组成的基板进行焊接时，不同材料因膨胀系数不同，其受热形变量不同。若不能充分考虑各种材料之间的形变量协调性，最终封装体极易产生质量缺陷。公司通过基板层结构建模和SiP封装形变仿真分析，对产品进行优化设计和工艺优化，克服混合系统级封装热加工环节中基板和塑封体的形变影响。
　　（2）塑封模流仿真技术。通过塑封模流仿真技术并与试验验证相结合，解决了因系统级封装集成度高、结构复杂，塑封时要兼顾正装芯片焊线保护（防止正装芯片的焊线在注塑过程中被塑封树脂冲击变形）和倒装芯片底部完整填充困难的问题。
　　（3）共形电磁屏蔽技术。由于混合系统级封装元器件密度较高，传统金属屏蔽罩的方式不满足其电磁屏蔽需求。公司于2020年开发了共形电磁屏障技术，通过在成品芯片上表面和四个侧面通过磁控溅射方式溅镀5-10微米厚度的金属镀层，来实现电磁屏蔽。共形电磁屏蔽技术不会增加系统级封装尺寸，同时电磁屏蔽效果达到30dB以上（dB是衡量电磁屏蔽效果的指标之一，数值越高代表屏蔽效果越好，30dB屏蔽能力能够覆盖手机等绝大部分消费类产品），显著提升了公司系统级封装产品的集成度和芯片性能。
　　5、多芯片（Muti-chip）/高焊线数球栅阵列（WB-BGA）封装技术
　　球栅阵列封装具有高密度的I/O引脚数，以及多项电性能优势，同时具备良好的终端焊接性和芯片可靠性，是高密度、高性能、多I/O引脚芯片封装的优化选择方案。
　　公司研发团队通过自主研发，在多芯片/高焊线数球栅阵列（WB-BGA）封装技术领域掌握了以下技术：
　　（1）多芯片堆叠技术
　　多芯片封装对装片制程（Diebond）的精准控制要求较高。公司通过自主研发，实现了4-5层薄芯片（厚度60-70um）的精准堆叠，并通过对不同装片材料粘度、模量、收缩特性的研究，解决了大尺寸芯片胶量稳定控制与多层堆叠芯片贴装膜气洞（Void）问题。
　　（2）焊线技术
　　随着晶圆制程技术的提升，14-28纳米制程晶圆低介电常数层破裂风险（Low-K/ELKCrack）对封装技术提出了极大挑战。公司研发团队通过自主研发，成功实现14纳米制程晶圆的铜线焊线技术，解决了铜线材质偏硬带来的芯片内部低介电常数层损伤风险。目前公司焊线类BGA产品已实现5层焊线封装的稳定量产，最高线数达1,500根，最小焊垫尺寸（BPO）和间距（BPP）分别达到38.7um和43um。
　　（3）形变仿真设计技术
　　芯片封装体是多种材料的结合，因不同材料的热膨胀系数不同，大尺寸WB-BGA芯片在工作发热后，容易出现翘曲及焊锡球共面性不达标问题（即由于基板因热形变翘曲，导致其上的焊球引脚无法保持在一个平面，进而出现接触不良甚至脱焊缺陷）。公司研发团队通过对产品结构进行形变仿真设计，同时引入行业先进的投影波纹检测技术对新产品进行热形变监测，成功解决了这一技术难题。
　　在上述技术的支持下，公司研发团队开发了散热片和塑封一次性压塑成型的HS-WBBGA封装形式，为尺寸在25*25mm以上的大颗WB-BGA芯片的翘曲和共面性问题提供了良好的解决方案，并使芯片的散热性能得到了提升。
　　6、基于引线框的高密度/大尺寸的QFN封装技术
　　公司引线框架类QFN封装主要服务于高集成密度的QFN芯片，封装尺寸覆盖2*2mm-12.3*12.3mm，并主要集中在5*5mm以上。公司研发团队在0.4mm常规引脚间距QFN封装产品稳定量产的前提下，向0.35mm及0.3mm高密度细间距引脚QFN封装技术发起挑战，成功解决了细引脚间距QFN切割铜屑残留导致引脚短路的难题，使芯片引脚密度提升25%~40%，并实现规模化量产，良率达99.9%以上。公司推进技术的研发，解决QFN产品因单圈引脚带来的集成密度上的限制，成功研发双圈QFN(DuaRowQFN，DR-QFN)产品并推进量产，引脚集成密度进阶提升超过20%。
　　QFN封装形式因其开发周期短、封装成本低等优势，受到芯片设计企业的青睐。近年来，部分传统采用BGA封装形式的芯片，开始转为采用复杂结构的QFN封装形式。公司研发团队通过自主研发，引入了硅垫片和多次装片工艺，在QFN封装形式内实现了多芯片堆叠方案及多基岛、多芯片平铺技术，同时成功实现了焊线层数最多达6层、焊线长度4,500um的超长线弧焊线技术。
　　公司目前已经稳定量产焊线数最多达到500根，尺寸达10*10mm-12.3*12.3mm的大颗高密度QFN封装产品，并进阶研发出超大颗QFN（>13*16mm）产品封装技术，极大地提高了公司的市场竞争力。
　　7、MEMS&光学传感器封装技术
　　MEMS传感器是采用微电子和微机械加工技术制造出来的新型传感器。公司所封装的MEMS传感器主要为硅麦克风，该产品需要在晶圆上制作悬梁、薄膜、空腔、密封洞、针尖、微弹簧等复杂的机械结构，这些微机械结构容易因机械接触而损坏。在传统封装工艺中，通常使用金刚石刀进行晶圆切割（即划片工艺），并同时使用纯水对刀片进行冷却和冲洗。但金刚石刀片高速旋转产生的压力和扭力，纯水冲洗产生的冲击力，以及物理切割产生的硅碎屑都容易对MEMS传感器中的机械微结构造成不可逆的破坏。为了适应MEMS传感器的特性，公司采用了隐形切割技术：先利用激光切割晶圆表面，激光切割完成后晶圆内部会形成改质层，并在晶圆表面形成裂纹，再通过专用扩片设备把晶粒分开，显著提高了MEMS传感器封装良率。
　　应用包括可穿戴电子/智能手机/物联网及汽车电子的光学传感器，通过Sensor感知光学的变化转变为电信号，通过算法实现对应用环境的侦测及变化的感知。公司成功研发了基于特殊透明塑封料材料（EMC）的透明LGA光学传感器封装，技术上解决了特殊材料/结构材料的Strip翘曲及可靠性挑战，成功转化批量量产。基于光学传感器封装技术的研发和积累，公司成功掌握了应用于汽车电子的高阶分辨率图像传感器（CMOSimagesensor，CIS）封装工艺技术。
　　8、多应用领域先进IC测试技术
　　公司具备完整的芯片中测（CP测试）及终测（FT测试）能力，可自主进行测试方案开发和测试治具设计，拥有设备连接治具（Docking）、探针台接口板（PIB）、探针卡、KIT、测试座（Socket）等一系列测试工具，满足各类项目研发和产品测试需求。
　　2.报告期内获得的研发成果
　　报告期内，公司新增申请发明专利27项，实用新型专利74项，外观设计专利1项；新增获得授权的发明专利16项，实用新型专利63项。
　　3.研发投入情况表
　　4.在研项目情况
　　5.研发人员情况
　　6.其他说明
　　
　　三、报告期内核心竞争力分析
　　(一)核心竞争力分析
　　1、客户资源优势
　　凭借稳定的封测良率、灵活的封装设计实现性、不断提升的量产能力和交付及时性，公司获得了集成电路设计企业的广泛认可，并同众多国内外知名设计公司缔结了良好的合作关系。报告期内，公司围绕客户提供全方位服务，通过增强新客户拓展力度、加大新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度，公司客户结构持续优化，与多家细分领域头部客户建立战略合作伙伴关系，并获得多家客户颁发的战略合作供应商、最佳合作供应商、优秀战略合作伙伴等荣誉。报告期内，公司共有11家客户销售额超过1亿元，14家客户（含前述11家客户）销售额超过5,000万元，客户结构持续优化。
　　2、技术及产品结构优势
　　公司具备较强的技术研发能力，自2017年11月成立至2023年12月31日止，公司总计取得了119项发明专利授权、183项实用新型专利授权、外观专利2项。公司在高密度细间距凸点倒装产品（FC类产品）、系统级封装产品、4G/5G射频功放封装技术、高密度大尺寸框架封装产品、MEMS封装产品、IC测试等领域均拥有核心技术。
　　公司从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向，业务起点较高。因此与同行业竞争者相比，公司产品结构较为优化，销售收入主要来自中高端封装产品，并在射频前端芯片封测、AP类SoC芯片封测、触控IC芯片封测、WiFi芯片封测、蓝牙芯片封测、MCU等物联网（IoT）芯片封测等新兴应用领域具有良好的市场口碑和品牌知名度。
　　3、人才优势
　　公司拥有完整高效的研发团队，并重视研发队伍的培养和建设，研发团队核心人员均具备丰富的集成电路封装测试行业技术开发经验。公司拥有专业的工程技术和生产管理团队，可以根据客户提出的各种封装测试要求及时做出响应，并根据市场需求对产品种类和产量进行快速调整。
　　(二)报告期内发生的导致公司核心竞争力受到严重影响的事件、影响分析及应对措施
　　
　　四、风险因素
　　(一)尚未盈利的风险
　　(二)业绩大幅下滑或亏损的风险
　　2023年，受外部经济环境及行业周期波动影响，全球终端市场需求依旧较为疲软，下游需求复苏不及预期，公司所处的封测环节亦受到一定影响。根据世界半导体贸易统计组织（WSTS）发布的数据，2023年全球半导体市场规模估计为5,201亿美元，同比下降9.4%，较2022年出现下滑。在多重因素影响下，公司报告期内实现营业收入239,084.11万元，同比增加9.82%；公司归属上市公司股东的净利润为-9,338.79万元，同比减少167.48%。公司预计2024年营收规模将持续提升，由此带来的规模效应亦会对盈利能力产生正面影响，但若未来半导体产业持续低迷或公司投资项目产能爬坡不及预期，公司业绩可能出现不及预期或亏损的风险。
　　(三)核心竞争力风险
　　产品未能及时升级迭代及研发失败的风险
　　集成电路市场的快速发展和电子产品的频繁更新换代，使得公司必须不断加快技术研发和新产品开发步伐，如果公司技术研发能力和开发的新产品不能够满足市场和客户的需求，公司将面临技术研发和新产品开发失败的风险
　　针对上述风险，公司未来将紧跟半导体行业技术发展趋势，及时了解和深入分析市场发展和客户需求的变化，加大集成电路先进封装技术的研发和产业化，分散和化解市场及研发风险。
　　(四)经营风险
　　1、原材料价格波动的风险
　　公司主要原材料包括基板、引线框架、镀钯铜丝、塑封树脂、导电胶等。报告期内，公司主营业务成本中直接材料占比较高，因此原材料的价格波动会给公司毛利带来较大影响。
　　公司原材料价格受市场供求变化、宏观经济形势波动等因素的影响，若未来公司原材料价格出现大幅波动，而公司产品售价不能及时调整，将给公司的盈利能力造成不利影响。
　　2、客户集中度较高的风险。
　　报告期内，公司前五大客户的营业收入占公司营业收入的比例为38.38%，客户集中度相对较高。若未来公司与下游主要客户合作出现不利变化，或原有客户因市场竞争加剧、宏观经济波动以及自身产品等原因导致市场份额下降，且公司未能及时拓展新客户，则公司将会存在收入增速放缓甚至下降的风险。
　　(五)财务风险
　　1、存货跌价风险
　　公司封装所需要的原材料品类较多，且基板、专用引线框架等主要原材料交付周期受市场供需关系影响波动较大。公司为了应对原材料供应的波动性，通常会根据客户订单预测情况备有一定量的安全库存。2020年至2023年，公司存货账面价值分别为9,376.12万元、27,887.65万元、32,057.30万元和35,785.55万元，占流动资产的比例分别为18.04%、28.36%、17.96%和11.93%，主要由原材料和在产品组成。2020年至2023年，公司各期计提存货跌价准备金额分别为81.57万元、164.81万元、352.26万元和753.53万元。针对存货中原材料余额较高的情况，公司会通过生产计划和供应链管理促使原材料库存保持合理水平。若市场环境发生重大变化，公司未能及时调整库存水平，则可能出现存货跌价的风险。
　　2、毛利率波动风险
　　公司主营业务毛利率存在较大波动。公司产品毛利率同产能利用率、主要原材料价格波动、市场供需关系等经营层面变化直接相关。同时，由于公司封装产品型号众多，不同型号产品在生产加工工艺和所需原材料构成均存在一定差异，因此产品结构变化也会对公司主营业务毛利产生较大影响。若未来上述因素发生不利变化，比如产能利用率下降、主要原材料价格大幅上涨或市场需求萎缩导致产品价格下降等，则公司主营业务毛利率可能出现下降的风险。
　　(六)行业风险
　　1、市场竞争风险
　　近年来，随着我国集成电路封测行业快速发展，吸引了众多的企业进入，同时智能手机、PC等消费类电子市场需求疲软，市场处于去库存阶段，公司未来业务发展将面临一定的市场竞争加剧的风险，市场竞争的加剧，可能导致行业平均利润率下降，进而对公司销售额及利润率造成一定影响。对此，公司将持续加大研发投入，加强市场开拓，强化降本增效，提高产品价格竞争力，积极应对市场竞争。
　　2、行业波动及需求变化风险
　　公司主营业务为半导体行业集成电路封装测试，集成电路行业的发展状况对公司的生产经营具有重大直接影响。集成电路行业具有与宏观经济同步的特征，其波动幅度甚至会超过全球经济波动幅度。若未来宏观经济形势变化，全球集成电路产业市场出现较大波动，将对公司经营业务和经营业绩带来较大的影响。
　　(七)宏观环境风险
　　1、全球经济波动的风险
　　目前全球经济仍处于周期性波动当中，尚未出现经济全面复苏的趋势，依然面临下滑的可能，全球经济放缓可能对半导体行业带来一定的不利影响，进而间接影响公司的业绩。未来，若国内和国外经济若持续低迷，可能导致消费者消费预期降低，进而持续影响半导体行业，对公司生产经营产生不利的影响。
　　2、产业政策变化风险
　　政府对集成电路行业的产业政策为我国集成电路封装测试企业提供了良好的政策环境，若国家产业政策发生不利变化，将对行业产生一定的影响。公司将持续关注市场动向、宏观经济形势、相关政策、客户需求等变化，并建立对标体系，及时调整经营发展目标和投资方向，降低相关市场风险带来的影响。
　　(八)存托凭证相关风险
　　(九)其他重大风险
　　
　　五、报告期内主要经营情况
　　报告期，公司实现营业收入239,084.11万元，同比增加9.82%；公司归属上市公司股东的净利润为-9,338.79万元，同比减少167.48%；归属于上市公司股东的扣除非经常性损益的净利润为-16,190.98万元，同比减少373%。
　　
　　六、公司关于公司未来发展的讨论与分析
　　(一)行业格局和趋势
　　1、全球半导体行业短期出现周期性下行，我国仍然是集成电路单一最大市场
　　2023年，受宏观经济增速放缓、国际地缘政治冲突和行业周期性波动等多重因素影响，以消费电子为代表的终端市场整体需求疲软，半导体行业需求出现较大波动，整体出现周期性下行。2023年第四季度集成电路销售额有所回升。根据世界半导体贸易统计组织（WSTS）发布的数据，2023年全球半导体市场规模估计为5,201亿美元，同比下降9.4%，较2022年出现下滑，随着终端需求温和复苏，芯片交期和价格有所修复，特别是2023年下半年以来集成电路产业总体市场趋于复苏。据美国半导体工业协会（SIA）数据，截至2023年12月，全球半导体销售额已连续第十个月实现环比增长。
　　按区域划分，以中国为代表的亚太地区占据全球半导体市场的主导地位，我国集成电路产业在近年来保持了较快的增长趋势，在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场大约80%的份额。随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大。
　　2、先进封装为封测行业发展提供了新的增长动力
　　在集成电路制程方面，“摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。长期以来，“摩尔定律”一直引领着集成电路制程技术的发展与进步，自1987年的1um制程至2015年的14nm制程，集成电路制程迭代一直符合“摩尔定律”的规律。但2015年以后，集成电路制程的发展进入了瓶颈，7nm、5nm、3nm制程的量产进度均落后于预期。随着台积电宣布2nm制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入了“后摩尔时代”。
　　“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术壁垒等因素影响，上升改进速度放缓。根据市场调研机构ICInsights统计，28nm制程节点的芯片开发成本为5,130万美元，16nm节点的开发成本为1亿美元，7nm节点的开发成本需要2.97亿美元，5nm节点开发成本上升至5.4亿美元。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为集成电路行业技术发展趋势。先进封装的出现，让业界看到了通过封装技术推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力，先进封装技术正成为集成电路产业发展的新引擎。目前，市场主流的高阶先进封装工艺主要包括FC（倒装）、晶圆级封装、Fan-in/Fan-out封装、2.5D封装、3D封装以及在此基础上演进而来的Chipet封装方式等根据Yoe预测，全球先进封装市场预计将在2019-2025年间以6.6%的复合年增长率增长，到2025年将达到420亿美元，远高于对传统封装市场的预期；与传统封装相比，先进封装的应用正不断扩大，预计到2026先进封装将占到整个封装市场规模的50%以上。在先进制程受到国外限制情况下，Chipet封装方式有望成为我国集成电路产业逆境中的突破口之一。
　　(二)公司发展战略
　　公司将始终坚持“承诺诚信、公平公开、专注合作”的企业核心价值观，以市场为导向、以技术为支持、以诚实守信为根本原则，不断提高技术实力，为客户提供最优化的半导体封装测试技术解决方案。一方面，公司将在保证封装和测试服务质量的前提下，进一步扩大先进封装产能，提高公司服务客户的能力。另一方面，公司将战略发展方向延伸至晶圆级封装领域，积极布局和提升bumping、“扇入型封装”（Fan-in）、“扇出型封装”（Fan-out）、2.5D、3D等晶圆级和系统级封装应用领域，继续丰富公司的封装产品类型，推动公司主营业务收入稳步提升，增强公司的技术竞争优势和持续盈利能力。
　　(三)经营计划
　　为实现公司战略目标，公司在未来将以品牌销售战略、技术创新战略和人才战略为支撑，进一步完善治理结构，不断扩大公司产销规模，提升公司盈利能力。
　　1、加快客户拓展，扩大市场份额
　　公司坚持大客户战略，与客户共同发展进步，同时将继续采用积极进取的市场营销战略，进一步提升品牌知名度，积极开发中国台湾地区及海外新市场，通过稳定的产品质量和优秀的服务能力，搭建和深化更多下游优秀设计企业缔结稳定的战略合作关系，优化公司客户结构，推动公司高质量发展和业务升级。
　　2、紧抓技术研发，完善产品布局
　　公司坚持先进封测定位，密切跟踪集成电路封装测试行业前沿技术发展趋势，并结合公司技术特点和优势，持续根据用户需求和技术发展趋势进行前瞻性布局，继续加大科研投入，积极开发Fan-out、2.5D/3D等晶圆级封装技术、高密度系统级封装技术、大尺寸FC-BGA封装技术等，探索开发新的核心技术成果，促使公司技术储备支撑起市场拓展和产品线延伸，使公司保持长期高速发展的潜力。
　　3、加强组织建设，多举措留才引才
　　公司将通过激励体系与内部赋能体系建设进一步提升组织效率和团队产出效率，提升投入产出水平。通过校企合作方式，进一步增强公司人才导入的多元化程度，加大新生力招聘和培养力度，为公司培养后备人才，构建专业的人才梯队。公司将继续加大对各类人才的引进培养，通过有市场竞争力的薪酬水平和多种激励手段相结合的方式，提升人才对公司的满意度和稳定性。
　　4、夯实治理体系，强化内部风控
　　公司将持续完善治理体系，提升规范运作水平和治理效能，形成岗位清晰、责任明确的组织管理结构，加强子公司内部管理控制与协同，形成有效的运营模式。完善ESG组织管理架构，提升公司在ESG实践方面的投入和价值引导，逐步提高ESG治理水平，助力公司战略升级。加强信息系统的维护运行，以保证信息系统高效受控，建设全面风险的管理内部控制体系，增强风险管控。 收起▲

　　一、报告期内公司所属行业及主营业务情况说明　　(一)所处行业情况　　1.行业的发展阶段、基本特点、主要技术门槛　　（1）甬矽电子所属行业及确定所属行业的依据　　公司主营业务为集成电路的封装和测试。根据中国证监会《上市公司行业分类指引》（2012年修订），公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。公司业务细分行业为集成电路封装和测试业。　　（2）行业的发展阶段与基本特点　　20世纪70年代开始，随着半导体技术日益成熟，晶圆制程和封装... 查看全部▼

　　一、报告期内公司所属行业及主营业务情况说明
　　(一)所处行业情况
　　1.行业的发展阶段、基本特点、主要技术门槛
　　（1）甬矽电子所属行业及确定所属行业的依据
　　公司主营业务为集成电路的封装和测试。根据中国证监会《上市公司行业分类指引》（2012年修订），公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。公司业务细分行业为集成电路封装和测试业。
　　（2）行业的发展阶段与基本特点
　　20世纪70年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的IDM公司逐渐在晶圆制程和封装技术方面难以保持技术先进性。为了应对激烈的市场竞争，大型半导体IDM公司逐步将封装测试环节剥离，交由专业的封测公司处理，封测行业变成集成电路行业中一个独立子行业。
　　20世纪90年代，随着全球化进程加快、国际分工职能深化，以及集成电路制程难度的不断提高，集成电路产业链开始向专业化的分工方向发展，逐渐形成了独立的半导体设计企业、晶圆制造代工企业和封装测试企业。在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场80%以上的份额。
　　2022年，受地缘政治、全球经济增速放缓等多种因素影响，全球半导体行业增速大幅放缓。根据美国半导体工业协会（SIA）统计，2022年半导体销售额同比实现3.2%的增长，达到5,735亿美元，但增速较2021年出现明显回落。根据世界半导体贸易统计组织（WSTS）发布的预测称，2023年全球半导体市场规模将同比减少10.3％，降至5150亿美元；预计2024年半导体市场规模将比2023年增加11.8％，达到5759亿美元，并高于2022年5740亿美元的市场规模。但与此同时，随着摩尔定律逐渐逼近极限，封装特别是先进封装作为“超越摩尔”的一种解决方案，越来越受到产业链的重视。先进封装已经成为后摩尔时代集成电路技术发展的一条重要路径。由于制程工艺的局限，将多个单芯片和器件集成在单一封装中已成为提高系统集成度和性能的重要手段。先进封装技术可以实现更高的I/O密度、更快的信号传输速度和更好的电热性能，从而提高芯片的性能和功能。并且，先进封装技术还可以降低芯片的功耗和体积，提升芯片的可靠性和生产效率。此外，先进封装技术还可以采用晶圆级封装等技术来实现自动化生产，提高生产效率和降低成本。随着应用于5G、物联网、高性能运算、智能驾驶、AR/VR等场景的高端芯片需求持续增加，从长期来看，先进封装技术必将随着终端应用的升级和对芯片封装性能的提升而蓬勃发展。集微咨询（JWInsights）预计，全球先进封装市场规模将从2021年的350亿美元上升至2026年的482亿美元。
　　随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大。根据中国半导体行业协会及集微咨询数据，2022年我国集成电路封测行业规模超过2,900亿元，先进封装产值预计2023年达到1,330亿元。
　　（3）主要技术门槛
　　在集成电路制程方面，“摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。长期以来，“摩尔定律”一直引领着集成电路制程技术的发展与进步，自1987年的1um制程至2015年的14nm制程，集成电路制程迭代一直符合“摩尔定律”的规律。但2015年以后，集成电路制程的发展进入了瓶颈，7nm、5nm、3nm制程的量产进度均落后于预期。随着台积电宣布2nm制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入了“后摩尔时代”。
　　“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术壁垒等因素影响，上升改进速度放缓。根据市场调研机构ICInsights统计，28nm制程节点的芯片开发成本为5,130万美元，16nm节点的开发成本为1亿美元，7nm节点的开发成本需要2.97亿美元，5nm节点开发成本上升至5.4亿美元。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。
　　封测企业需要朝着先进封装技术的发展方向，不断向晶圆级封装领域和系统级封装领域发展，不断进行技术创新、开发新产品才能适应市场变化，顺应集成电路下游应用市场集成化、小型化、智能化的发展趋势。封装领域不断涌现出诸如2.5D/3D/POP等新兴封装类型以及先进封装技术，这对于封装测试企业在新产品的研发、品质、测试方面提出了苛刻的要求，技术门槛越来越高。
　　2.公司所处的行业地位分析及其变化情况
　　公司专注于中高端先进封装和测试业务，报告期内，公司已经与多家行业内知名IC设计企业建立了稳定的合作关系。公司系国家高新技术企业，公司2020年入选国家第四批“集成电路重大项目企业名单”，先后被授予“浙江省科技小巨人”、“浙江省电子信息50家成长性特色企业”、“浙江省创造力百强企业”、“浙江省上云标杆企业”“宁波市制造业‘大优强’培育企业”、“宁波市数字经济十佳企业”、“余姚市人民政府质量奖”、“2022年度宁波市管理创新提升五星级企业”、“2022年宁波市研发投入百强”等多项荣誉。公司研发中心被认定为“浙江省高新技术企业研究开发中心”，“年产25亿块通信用高密度集成电路及模块封装项目”被评为浙江省重大项目。
　　根据芯思想研究院发布的2022年中国本土封测代工（OSAT）10亿元俱乐部榜单，公司排名第6。
　　3.报告期内新技术、新产业、新业态、新模式的发展情况和未来发展趋势
　　随着半导体制程的不断演进，工艺已接近瓶颈，以及芯片架构优化的限制，未来几年处理器性能的发展将逐步减慢，摩尔定律也将逐渐失效。因此，以Chiplet理念为代表的先进封装的技术应用将成为提高芯片性能的一种重要途径。Chiplet是指将一类满足特定功能的die（裸片），通过die-todie内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。Chiplet是将原本一块复杂的SoC芯片，从设计时就按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术，将不同功能、不同工艺制造的Chiplet封装成在同一颗芯片内。目前而言，实现Chiplet的技术方式包括2.5D、3D等多种形式，如台积电、日月光等全球主要的封装厂或晶圆代工厂均已经或正在开发相关的封装形式，在先进制程受限的情况下，相关技术将有望成为我国集成电路封测行业新的突破口。Chiplet技术的发展将大大推动先进封装的市场发展。根据Yole预测，全球先进封装市场预计将在2019-2025年间以6.6%的复合年增长率增长，到2025年将达到420亿美元；同时，与传统封装相比，先进封装的应用正不断扩大，预计到2026先进封装将占到整个封装市场规模的50%以上。
　　(二)主营业务情况
　　公司主要从事集成电路的封装和测试业务，为集成电路设计企业提供一站式的集成电路封装与测试解决方案，并收取封装和测试服务加工费。下游客户主要为集成电路设计企业，产品主要应用于射频前端芯片、AP类SoC芯片、触控芯片、WiFi芯片、蓝牙芯片、MCU等物联网芯片、电源管理芯片、计算类芯片、工业类和消费类产品等领域。
　　公司于2017年11月设立，从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向。报告期内，公司全部产品均为QFN/DFN、WB-LGA、WB-BGA、Hybrid-BGA、FC-LGA等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）等先进封装领域具有较为突出的工艺优势和技术先进性。
　　公司为了保持先进封装技术的先进性和竞争优势，在技术研发和产品开发布局上，一方面注重与先进晶圆工艺制程发展相匹配，另一方面注重以客户和市场需求导向为目标。结合半导体封测领域前沿技术发展趋势，以及物联网、5G、人工智能、大数据等应用领域对集成电路芯片的封测需求，公司陆续完成了倒装和焊线类芯片的系统级混合封装技术、5纳米晶圆倒装技术等技术的开发，并成功实现稳定量产。同时，公司已经掌握了系统级封装电磁屏蔽（EMIShielding）技术、芯片表面金属凸点（Bumping）技术，并积极开发Fan-in/Fan-out、2.5D/3D等晶圆级封装技术、高密度系统级封装技术、大尺寸FC-BGA封装技术等，为公司未来业绩可持续发展积累了较为深厚的技术储备。
　　二、核心技术与研发进展
　　（一）核心技术及其先进性以及报告期内的变化情况
　　公司在高密度细间距倒装凸块互联芯片封装技术、应用于4G/5G通讯的射频芯片/模组封装技术等多个领域拥有先进的核心技术，相关核心技术均系自主开发，报告期内，公司通过持续的自主研发，在大颗FC-BGA、Bumping（凸块）及RDL（重布线）领域亦取得突破。概况如下：
　　1、高密度细间距倒装凸块互联芯片封装技术
　　倒装是将晶粒（Die）通过凸块（Bump）与基板线路进行连接的技术，可在晶粒和基板之间形成短间距、高密度的连接通路。倒装芯片迎合了集成电路追求更高I/O密度、更小尺寸、更快运算速度、更高可靠性和更佳经济性的发展趋势。高密度细间距倒装凸块互联芯片封装技术作为先进封装代表性技术之一，被广泛应用在电源管理芯片（PMIC）、高性能通讯基带（Baseband）、高性能处理器、图形处理芯片和人工智能（AI）芯片等高性能计算（HPC，High Performance Computing）领域。
　　公司在倒装芯片领域拥有以下核心技术：
　　（1）高精度倒装贴装技术。公司量产的FCCSP先进封装倒装芯片，封装尺寸达到17*17mm以上，最小凸块间距为<80um，最小凸块直径40um，单晶粒上的凸块数量在3400个以上；同时，公司开发的大颗FC-BGA产品，单晶粒上的凸块数量达到了18000个，在高密度倒装芯片封装技术上取得进一步的突破。
　　（2）细间距倒装芯片底部塑封及底填胶填充技术。倒装芯片晶粒通过晶圆凸块（Bump）与基板连接，连接后晶粒与基板间存在极细小的微米级缝隙，封装企业需要使用树脂材料将底部缝隙填充，起到加强粘合和保护作用。但由于倒装芯片底部缝隙过于狭窄，填充时极易发生填充不全或填充过多导致溢胶等风险。公司通过反复试验掌握了塑封材料的固化时间、流动性以及填充料粒径等材料特性，并结合填充的真空、温度、压力、时间等封装参数，成功开发了主要应用于FCCSP倒装芯片的真空模塑底部填充技术和应对大封装尺寸FCBGA芯片的细间距高压腔+毛细作用底部填充技术，为不同尺寸的倒装芯片带来的挑战提供了不同的解决方案，攻克了相关技术难题。
　　（3）先进制程晶圆低介电常数层应力仿真技术。由于先进制程晶圆通常使用低介电常数（Low-K）材料制作（注：介电常数为衡量绝缘材料电性能的重要指标之一，通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等），为降低介电常数会在材料中添加纳米级空洞，大幅降低了材料的结构强度，导致晶圆的低介电层极易因外力破裂。倒装芯片在封装过程中，需经过回流焊、塑封等诸多热加工环节，不同材料因热加工产生的应力不同、形变程度不同，封装企业需通过材料选型搭配、封装结构设计、工艺流程控制、仿真模拟实验等诸多技术手段降低封装过程中可能产生的晶圆低介电常数层破裂风险（Low-K/ELKCrack）。公司采用了先进的应力仿真技术，在封装项目开发阶段即对产品进行结构建模，对产品结构应力、热应力进行仿真分析研究，选择最优的产品结构方案设计及最佳特性的封装材料，并在封装过程中进行精细的热制程应力释放控制。
　　（4）倒装芯片露背式及引入高导热金属界面材料封装散热技术。公司研发部门通过热仿真分析以及技术攻关，成功开发并量产芯片背露的倒装芯片（ExposeddieFC-CSP，ED-FC-CSP）封装技术。芯片的背面硅层直接裸露在塑封体的表面，芯片运行过程中产生的热量直接传导至散热器，解决了因塑封材料阻隔导致散热效率不够的问题；此外，在高性能FCBGA产品上引入金属界面散热材料（MetalTiM）高散热解决方案，较传统硅脂散热材料的散热效能提升10倍以上。
　　2、高密度微凸块（Bumping）及重布线（RDL）封装技术
　　Bumping微凸块及RDL（Re-Distribution Layer）重布线技术通过在芯片表面进行细间距微米级线宽布线及制作金属凸块提供芯片电气互连的“点”接口，反应了先进制程以“点连接替代焊线”的发展趋势，广泛应用于FC、WLP、2.5D、3D等先进封装。它提供了芯片之间、芯片和基板之间的“点连接”，由于避免了传统Wire Bonding向四周辐射的金属“线连接”，减小了芯片面积（封装效率100%），此外凸块可以阵列在芯片表面，引脚密度可以做得很高，极大的提升集成密度的同时满足高性能芯片的需求。
　　（1）高密度的微凸块技术。公司研发的Bumping先进封装技术，微凸块最小高度为20um，最小凸块直径20um，最小间距可达34um，单晶粒(3mm*3mm)上的凸块数量达到了3000个以上。经公司调试量产产品的微凸块最小高度为55um，最小凸块直径30um，最小间距达60um。
　　（2）微米级的细线宽技术。随着产品的日亦复杂，其相对应的芯片功能性需求越高，其在有效的芯片面积内进行布线层的延展，其所布线的线宽及线间距也相对应的严苛。公司研发的细线宽技术，最小线宽可达5um，最小线间距可达5um。公司运用于量产产品上的细线宽为最小线宽8um，最小线间距8um。并藉由先进的Bumping微凸块和RDL重布线技术，实现多RDL布线层Bumping量产，并为后续Fan-out（扇出式封装）奠定工艺基础。
　　3、应用于4G/5G通讯的射频芯片/模组封装技术
　　射频芯片是将高频交流电磁波信号和数字信号进行转换，包括射频收发器、功率放大器、低噪声放大器、滤波器、射频开关、天线调谐开关等，是移动通讯领域最重要的集成电路芯片。射频芯片的封装对表面贴装、装片、焊线等具体工艺实施环境均有严苛的技术要求。公司对4G/5G射频芯片的封装技术展开了大量技术攻关，并形成了一系列技术成果：
　　（1）高精度表面贴装技术。通过对锡膏印刷工艺材料、相关配套组件、贴装程式的改进和优化，公司表面贴装技术精度达到20-25um，并实现0.4×0.2mm的小器件贴装达到规模化量产，最小贴装器件的尺寸达到0.25×0.125mm。
　　（2）多芯片装片技术。实现了最多达7颗晶粒的复杂装片技术。
　　（3）高效率散热技术。实现了高导热固晶银焊膏与高性能砷化镓（GaAs）芯片背金属层烧结技术，大幅提高了砷化镓芯片散热效率，并有效提高了芯片可靠性。
　　（4）5G射频砷化镓（GaAs）倒装芯片技术。GaAs（砷化镓）芯片因其材质等特性，相比传统Si（硅）芯片而言在封装过程中更易因应力导致芯片内部电路层出现裂纹。甬矽电子通过对GaAs芯片贴装及回流焊环节进行优化，通过控制贴装力度及回流焊温度、时间等参数有效克服贴装和焊接环节应力造成芯片裂纹的风险。此外，通过对晶圆进行编带同时进行多颗芯片进行贴装及一次性过回流炉进行焊接，减少因采用独立倒装设备每颗芯片分别贴装/焊接而造成多次过回流炉带来对产品性能和可靠性的影响，同时极大的提升了作业效率。
　　（5）先进焊线工艺。通过工艺和材料改进，公司开发了直径从0.65mils（长度单位密耳，1mil=1/1000英寸或0.0254mm）至2mils多种规格的焊线，焊线材质包括金线、合金线和铜线，并通过严格的焊线过程控制，实现了较高的焊线线弧一致性。
　　通过持续的研发，公司已实现5G高密度射频模组PAMiF批量量产，同时成功开发更高集成度的5G PAMiD模组及DiFEM模组工艺。同时公司紧跟射频模组技术的发展趋势，布局开发更高集成密度的双面Double side SiP(DBSiP)先进模组技术。
　　4、混合系统级封装（Hybrid-SiP）技术
　　公司的混合系统级封装是将在先进系统级封装基础上，采用“倒装芯片封装+正装焊线芯片封装”的整合封装技术，在一个封装体内集成了电容、电阻、电感、晶振、滤波器、先进倒装芯片以及高密度焊线芯片。公司在混合系统级封装领域掌握了以下技术：
　　（1）基板表面处理工艺。混合系统级封装由于要将倒装芯片和焊线芯片封在一个封装体内，基板焊盘涉及多种材料焊接，不同的焊接材料需要采用不同基板焊盘表面处理工艺，所对应的焊接工艺也有所不同。与此同时，公司所使用的多层基板由绿漆、铜线、玻璃纤维等不同材料叠合而成。因此，多种材料和复合材料组成的基板进行焊接时，不同材料因膨胀系数不同，其受热形变量不同。若不能充分考虑各种材料之间的形变量协调性，最终封装体极易产生质量缺陷。公司通过基板层结构建模和SiP封装形变仿真分析，对产品进行优化设计和工艺优化，克服混合系统级封装热加工环节中基板和塑封体的形变影响。
　　（2）塑封模流仿真技术。通过塑封模流仿真技术并与试验验证相结合，解决了因系统级封装集成度高、结构复杂，塑封时要兼顾正装芯片焊线保护（防止正装芯片的焊线在注塑过程中被塑封树脂冲击变形）和倒装芯片底部完整填充困难的问题。
　　（3）共形电磁屏蔽技术：由于混合系统级封装元器件密度较高，传统金属屏蔽罩的方式不满足其电磁屏蔽需求。公司于2020年开发了共形电磁屏障技术，通过在成品芯片上表面和四个侧面通过磁控溅射方式溅镀5-10微米厚度的金属镀层，来实现电磁屏蔽。共形电磁屏蔽技术不会增加系统级封装尺寸，同时电磁屏蔽效果达到30dB以上（dB是衡量电磁屏蔽效果的指标之一，数值越高代表屏蔽效果越好，30dB屏蔽能力能够覆盖手机等绝大部分消费类产品），显著提升了公司系统级封装产品的集成度和芯片性能。
　　5、多芯片（Multi-chip）/高焊线数球栅阵列（WB-BGA）封装技术
　　球栅阵列封装具有高密度的I/O引脚数，以及多项电性能优势，同时具备良好的终端焊接性和芯片可靠性，是高密度、高性能、多I/O引脚芯片封装的优化选择方案。
　　公司研发团队通过自主研发，在多芯片/高焊线数球栅阵列（WB-BGA）封装技术领域掌握了以下技术：
　　（1）多芯片堆叠技术
　　多芯片封装对装片制程（Diebond）的精准控制要求较高。公司通过自主研发，实现了4-5层薄芯片（厚度60-70um）的精准堆叠，并通过对不同装片材料粘度、模量、收缩特性的研究，解决了大尺寸芯片胶量稳定控制与多层堆叠芯片贴装膜气洞（Void）问题。
　　（2）焊线技术
　　随着晶圆制程技术的提升，14-28纳米制程晶圆低介电常数层破裂风险（Low-K/ELKCrack）对封装技术提出了极大挑战。公司研发团队通过自主研发，成功实现14纳米制程晶圆的铜线焊线技术，解决了铜线材质偏硬带来的芯片内部低介电常数层损伤风险。目前公司焊线类BGA产品已实现5层焊线封装的稳定量产，最高线数达1,500根，最小焊垫尺寸（BPO）和间距（BPP）分别达到38.7um和43um。
　　（3）形变仿真设计技术
　　芯片封装体是多种材料的结合，因不同材料的热膨胀系数不同，大尺寸WB-BGA芯片在工作发热后，容易出现翘曲及焊锡球共面性不达标问题（即由于基板因热形变翘曲，导致其上的焊球引脚无法保持在一个平面，进而出现接触不良甚至脱焊缺陷）。公司研发团队通过对产品结构进行形变仿真设计，同时引入行业先进的投影波纹检测技术对新产品进行热形变监测，成功解决了这一技术难题。
　　在上述技术的支持下，公司研发团队开发了散热片和塑封一次性压塑成型的HS-WBBGA封装形式，为尺寸在25*25mm以上的大颗WB-BGA芯片的翘曲和共面性问题提供了良好的解决方案，并使芯片的散热性能得到了提升。
　　6、基于引线框的高密度/大尺寸的QFN封装技术
　　公司引线框架类QFN封装主要服务于高集成密度的QFN芯片，封装尺寸覆盖2*2mm-12.3*12.3mm，并主要集中在5*5mm以上。公司研发团队在0.4mm常规引脚间距QFN封装产品稳定量产的前提下，向0.35mm及0.3mm高密度细间距引脚QFN封装技术发起挑战，成功解决了细引脚间距QFN切割铜屑残留导致引脚短路的难题，使芯片引脚密度提升25%~40%，并实现规模化量产，良率达99.9%以上。公司推进技术的研发，解决QFN产品因单圈引脚带来的集成密度上的限制，成功研发双圈QFN(Dual Row QFN，DR-QFN)产品并推进量产，引脚集成密度进阶提升超过20%。
　　QFN封装形式因其开发周期短、封装成本低等优势，受到芯片设计企业的青睐。近年来，部分传统采用BGA封装形式的芯片，开始转为采用复杂结构的QFN封装形式。公司研发团队通过自主研发，引入了硅垫片和多次装片工艺，在QFN封装形式内实现了多芯片堆叠方案及多基岛、多芯片平铺技术，同时成功实现了焊线层数最多达6层、焊线长度4,500um的超长线弧焊线技术。
　　公司目前已经稳定量产焊线数最多达到500根，尺寸达10*10mm-12.3*12.3mm的大颗高密度QFN封装产品，并进阶研发出超大颗QFN（>13*16mm）产品封装技术，极大的提高了公司的市场竞争力。
　　7、MEMS&光学传感器封装技术
　　MEMS传感器是采用微电子和微机械加工技术制造出来的新型传感器。公司所封装的MEMS传感器主要为硅麦克风，该产品需要在晶圆上制作悬梁、薄膜、空腔、密封洞、针尖、微弹簧等复杂的机械结构，这些微机械结构容易因机械接触而损坏。在传统封装工艺中，通常使用金刚石刀进行晶圆切割（即划片工艺），并同时使用纯水对刀片进行冷却和冲洗。但金刚石刀片高速旋转产生的压力和扭力，纯水冲洗产生的冲击力，以及物理切割产生的硅碎屑都容易对MEMS传感器中的机械微结构造成不可逆的破坏。为了适应MEMS传感器的特性，公司采用了隐形切割技术：先利用激光切割晶圆表面，激光切割完成后晶圆内部会形成改质层，并在晶圆表面形成裂纹，再通过专用扩片设备把晶粒分开，显著提高了MEMS传感器封装良率。
　　应用包括可穿戴电子/智能手机/物料网及汽车电子的光学传感器，通过Sensor感知光学的变化转变为电信号，通过算法实现对应用环境的侦测及变化的感知。公司成功研发了基于特殊透明塑封料材料（EMC）的透明LGA光学传感器封装，技术上解决了特殊材料/结构材料的Strip翘曲及可靠性挑战，成功转化批量量产。基于光学传感器封装技术的研发和积累，公司成功掌握了应用于汽车电子的高阶分辨率图像传感器（CMOSimagesensor，CIS）封装工艺技术。
　　8、多应用领域先进IC测试技术
　　公司具备完整的芯片中测（CP测试）及终测（FT测试）能力，可自主进行测试方案开发和测试治具设计，拥有设备连接治具（Docking）、探针台接口板（PIB）、探针卡、KIT、测试座（Socket）等一系列测试工具，满足各类项目研发和产品测试需求。
　　（二）报告期内获得的研发成果
　　报告期内，公司新增申请发明专利18项，实用新型专利28项，软件著作权3项；新增获得授权的发明专利8项，实用新型专利42项，软件著作权3项。
　　（三）研发投入情况表
　　（四）在研项目情况
　　（五）研发人员情况
　　（六）其他说明

　　二、经营情况的讨论与分析
　　报告期内，受外部经济环境及行业周期波动影响，全球终端市场需求依旧较为疲软，下游需求复苏不及预期，公司所处的封测环节亦受到一定影响。根据世界半导体贸易统计组织（WSTS）发布的预测称，2023年全球半导体市场规模将同比减少10.3％，降至5150亿美元；预计2024年半导体市场规模将比2023年增加11.8％，达到5759亿美元，并高于2022年5740亿美元的市场规模。作为专注于中高端先进封测领域的封测企业，公司努力克服整体行业下行的不利影响，持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2023年上半年特别是二季度，公司稼动率整体呈稳定回升趋势。2023年1-6月，公司实现营业收入98,271.34万元，同比下降13.46%，其中2023年二季度，公司实现营业收入55,806.80万元，同比增长0.55%，环比增长31.42%；但由于下游客户整体订单仍较为疲软，部分产品线订单价格承压，导致公司毛利率较去年同期仍有所下降；同时，公司二期项目建设有序推进，公司人员规模持续扩大，人员支出及二期筹建费用增加，使得管理费用同比增长84.94%；综合导致公司2023年上半年出现亏损，归属于上市公司股东的净利润同比下滑168.62%。
　　报告期内，公司主要工作开展情况如下：
　　1、努力克服整体行业下行的不利因素影响，二季度营业收入环比增长超过30%
　　在市场需求减弱、行业整体进入去库存周期等不利因素的情况下，公司持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力。在公司全体员工的持续努力下，克服多种不利因素影响，2023年上半年特别是二季度，公司稼动率整体呈稳定回升趋势。二季度公司实现营业收入55,806.80万元，同比增长0.55%，环比增长31.42%。
　　2、持续加大研发投入，积极开发先进封装相关工艺，提升自身技术水平
　　报告期内，公司坚持中高端先进封装定位，持续加大研发投入，2023年上半年研发投入达到6,160.24万元，占营业收入的比例为6.27%，不断提升公司客户服务能力。报告期内，公司新增申请发明专利18项，实用新型专利28项，软件著作权3项；新增获得授权的发明专利8项，实用新型专利42项，软件著作权3项。新产品方面，报告期内公司完成了应用于射频通信领域的5G PAMiD模组产品量产并实现批量销售；完成基于高密度互连的铜凸块（Cu pillar bump）及锡凸块（Solder bump）及晶圆级扇入（Fan-in）技术开发及量产，具备了一站式交付能力；完成FC-BGA技术开发并实现量产，为公司后续发展打下坚实基础。
　　3、积极推动二期项目实施，扩大现有产品线，打造“Bumping+CP+FC+FT”的一站式交付能力，下游客户群及应用领域不断扩大
　　公司坚持自身中高端先进封装业务定位，积极推动二期项目建设，扩大公司产能规模，提升对现有客户的服务能力；同时，根据目前市场情况和公司战略，公司积极布局先进封装和汽车电子领域，积极布局包括Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动相关技术人才引进和技术攻关，提升自身产品布局和客户服务能力。报告期内，公司自有资金投资的Bumping及CP项目实现通线，公司具备了为客户提供“Bumping+CP+FC+FT”的一站式交付能力，可以有效缩短客户从晶圆裸片到成品芯片的交付时间及更好的品质控制等；此外，公司通过实施Bumping项目掌握的RDL及凸点加工能力，亦为公司后续开展晶圆级封装、扇出式封装及2.5D/3D封装奠定了工艺基础。客户群及应用领域方面，公司在汽车电子领域的产品在智能座舱、车载MCU、图像处理芯片等多个领域通过了终端车厂及Tier1厂商的认证；在射频通信领域，公司应用于5G射频领域的Pamid模组产品量产并通过终端客户认证，已经批量出货；在客户群方面，公司在深化原有客户群合作的基础上，积极拓展包括中国台湾地区头部客户在内的客户群体，为公司后续发展奠定基础。
　　4、实施股权激励，增强核心团队稳定性
　　报告期内，公司实施了股权激励，向符合授予条件的274名激励对象授予440.00万股第二类限制性股票，占目前公司股本总额40,766.00万股的1.08%，同时明确了2023-2025年度公司层面的业绩考核要求。通过实施股权激励，可以增强核心团队稳定性，实现核心员工与公司长期利益的绑定，更好的为公司服务。
　　2023年下半年，公司将继续坚持“承诺诚信、公平公开、专注合作”的企业核心价值观，以市场为导向、以技术为支持、以诚实守信为根本原则，努力为客户提供最优化的半导体封装测试技术解决方案。一方面，公司将继续坚持大客户战略，积极通过新客户开发、拓展原有客户新产品线等方式提升自身竞争力和市场份额；另一方面，公司将扎实稳健推进Bumping、CP、晶圆级封装、FC-BGA等新产品线，持续提升自身工艺能力和客户服务能力。公司将通过市场端和产品端的不断提升，提升自身核心竞争力和盈利能力。

　　三、风险因素
　　(一)业绩大幅下滑或亏损的风险
　　报告期内，受外部经济环境及行业周期波动影响，全球终端市场需求依旧较为疲软，下游需求复苏不及预期，公司所处的封测环节亦受到一定影响。根据世界半导体贸易统计组织（WSTS）发布的预测称，2023年全球半导体市场规模将同比减少10.3％，降至5150亿美元；预计2024年半导体市场规模将比2023年增加11.8％，达到5759亿美元，并高于2022年5740亿美元的市场规模。作为专注于中高端先进封测领域的封测企业，公司努力克服整体行业下行的不利影响，持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2023年上半年特别是二季度，公司稼动率整体呈稳定回升趋势。2023年二季度，公司实现营业收入55,806.80万元，同比增长0.55%，环比增长31.42%；但由于下游客户整体订单仍较为疲软，部分产品线订单价格承压，导致公司上半年整体毛利率较去年同期仍有所下降；同时，公司二期项目建设有序推进，公司人员规模持续扩大，人员支出及二期筹建费用增加，使得管理费用同比增长84.94%；综合导致公司2023年上半年出现亏损，归属于上市公司股东的净利润为-7,889.89万元，同比下滑168.62%。公司将积极新客户开发、拓展新产品线等方式提升自身竞争力和盈利能力，但若未来半导体产业持续低迷或公司投资项目产能爬坡不及预期，公司业绩可能出现持续下滑甚至亏损的风险。
　　(二)核心竞争力风险
　　1、产品未能及时升级迭代及研发失败的风险
　　集成电路市场的快速发展和电子产品的频繁更新换代，使得公司必须不断加快技术研发和新产品开发步伐，如果公司技术研发能力和开发的新产品不能够满足市场和客户的需求，公司将面临技术研发和新产品开发失败的风险。
　　针对上述风险，公司未来将紧跟半导体行业技术发展趋势，及时了解和深入分析市场发展和客户需求的变化，加大集成电路先进封装技术的研发和产业化，分散和化解市场及研发风险。
　　(三)经营风险
　　1、原材料价格波动的风险
　　公司主要原材料包括基板、引线框架、镀钯铜丝、塑封树脂、导电胶等。公司原材料价格受市场供求变化、宏观经济形势波动等因素的影响，若未来公司原材料价格出现大幅波动，而公司产品售价不能及时调整，将给公司的盈利能力造成不利影响。
　　2、客户集中度较高的风险
　　报告期内，公司前五大客户的营业收入占公司营业收入的比例为37.11%，客户集中度相对较高。若未来公司与下游主要客户合作出现不利变化，或原有客户因市场竞争加剧、宏观经济波动以及自身产品等原因导致市场份额下降，且公司未能及时拓展新客户，则公司将会存在收入增速放缓甚至下降的风险。
　　(四)财务风险
　　1、存货跌价风险
　　公司封装所需要的原材料品类较多，且基板、专用引线框架等主要原材料交付周期受市场供需关系影响波动较大。公司为了应对原材料供应的波动性，通常会根据客户订单预测情况备有一定量的安全库存。2020年至2023年6月30日，公司存货账面价值分别为9,376.12万元、27,887.65万元、32,057.30万元和30,321.42万元，占流动资产的比例分别为18.04%、28.36%、17.96%和13.85%，主要由原材料和在产品组成。针对存货中原材料余额较高的情况，公司会通过生产计划和供应链管理促使原材料库存保持合理水平。若市场环境发生重大变化，公司未能及时调整库存水平，则可能出现存货跌价的风险。
　　2、毛利率波动风险
　　公司主营业务毛利率存在较大波动。公司产品毛利率同产能利用率、主要原材料价格波动、市场供需关系等经营层面变化直接相关。同时，由于公司封装产品型号众多，不同型号产品在生产加工工艺和所需原材料构成均存在一定差异，因此产品结构变化也会对公司主营业务毛利产生较大影响。若未来上述因素发生不利变化，比如产能利用率下降、主要原材料价格大幅上涨或市场需求萎缩导致产品价格下降等，则公司主营业务毛利率可能出现下降的风险。
　　(五)行业风险
　　1、市场竞争风险
　　近年来，随着我国集成电路封测行业快速发展，吸引了众多的企业进入，同时智能手机、PC等消费类电子市场需求疲软，市场处于去库存阶段，公司未来业务发展将面临一定的市场竞争加剧的风险，市场竞争的加剧，可能导致行业平均利润率下降，进而对公司销售额及利润率造成一定影响。对此，公司将持续加大研发投入，加强市场开拓，强化降本增效，提高产品价格竞争力，积极应对市场竞争。
　　2、行业波动及需求变化风险
　　公司主营业务为半导体行业集成电路封装测试，集成电路行业的发展状况对公司的生产经营具有重大直接影响。集成电路行业具有与宏观经济同步的特征，其波动幅度甚至会超过全球经济波动幅度。若未来宏观经济形势变化，全球集成电路产业市场出现较大波动，将对公司经营业务和经营业绩带来较大的影响。
　　(六)宏观环境风险
　　1、全球经济波动的风险
　　目前全球经济仍处于周期性波动当中，尚未出现经济全面复苏的趋势，依然面临下滑的可能，全球经济放缓可能对半导体行业带来一定的不利影响，进而间接影响公司的业绩。未来，若国内和国外经济若持续低迷，可能导致消费者消费预期降低，进而持续影响半导体行业，对公司生产经营产生不利的影响。
　　2、产业政策变化风险
　　政府对集成电路行业的产业政策为我国集成电路封装测试企业提供了良好的政策环境，若国家产业政策发生不利变化，将对行业产生一定的影响。公司将持续关注市场动向、宏观经济形势、相关政策、客户需求等变化，并建立对标体系，及时调整经营发展目标和投资方向，降低相关市场风险带来的影响。

　　四、报告期内核心竞争力分析
　　(一)核心竞争力分析
　　1、客户资源优势
　　凭借稳定的封测良率、灵活的封装设计实现性、不断提升的量产能力和交付及时性，公司获得了集成电路设计企业的广泛认可，并同众多国内外知名设计公司缔结了良好的合作关系。报告期内，公司围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度，公司客户结构持续优化，与多家细分领域头部客户建立战略合作伙伴关系，并获得多家客户颁发的战略合作供应商、最佳合作供应商、优秀战略合作伙伴等荣誉。
　　2、技术及产品结构优势
　　公司系国家高新技术企业，公司2020年入选国家第四批“集成电路重大项目企业名单”。公司具备较强的技术研发能力，截至2023年6月30日，公司总计取得了111项发明专利授权、162项实用新型专利授权、2项外观设计专利以及6项软件著作权，在高密度细间距凸点倒装产品（FC类产品）、系统级封装产品、4G/5G射频功放封装技术、高密度大尺寸框架封装产品、MEMS封装产品、IC测试等领域均拥有核心技术。公司“年产25亿块通信用高密度集成电路及模块封装项目”被评为浙江省重大项目。
　　公司从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向，业务起点较高。因此与同行业竞争者相比，甬矽电子产品结构较为优化，销售收入主要来自于中高端封装产品，并在射频前端芯片封测、AP类SoC芯片封测、触控IC芯片封测、WiFi芯片封测、蓝牙芯片封测、MCU等物联网（IoT）芯片封测等新兴应用领域具有良好的市场口碑和品牌知名度。
　　3、人才优势
　　公司拥有完整高效的研发团队，并重视研发队伍的培养和建设，研发团队核心人员均具备丰富的集成电路封装测试行业技术开发经验。公司拥有专业的工程技术和生产管理团队，可以根据客户提出的各种封装测试要求及时做出响应，并根据市场需求对产品种类和产量进行快速调整。截至2023年6月30日，公司拥有研发技术人员614人，占公司总人数的比例14.79%。 收起▲